-
公开(公告)号：CN109888091B
公开(公告)日：2023-12-01
申请号：CN201910157174.1
申请日：2019-03-01
申请人： 上海华力微电子有限公司
摘要： 本发明提供一种形成随机存储器层的方法，提供衬底，衬底包括金属互联层；形成随机存储器层的方法包括：步骤S1，在衬底上形成介质层；步骤S2，在介质层上形成多个通孔，每个通孔底部暴露金属互联层；步骤S3，在每个通孔内填充下电极；步骤S4，在下电极上方依次形成导电薄层、第一阻挡层和上电极，以使得导电薄层的底面积尺寸小于或等于下电极的底面积尺寸，第一阻挡层的底面积尺寸和上电极的底面积尺寸均小于下电极上方的导电薄层的底面积尺寸；步骤S5，在介质层上方形成第二阻挡层，并且第二阻挡层与上电极平齐。本发明的有益效果在于：增强低阻态的高氧空位浓度，提高数据保持能力，并提高耐久性，进而提高随机存储器的低阻态的稳定性。
-
公开(公告)号：CN110854267A
公开(公告)日：2020-02-28
申请号：CN201911255220.8
申请日：2019-12-09
申请人： 上海华力微电子有限公司
IPC分类号： H01L45/00
摘要： 本发明提供一种阻变存储器及其制造方法，在本发明提供的阻变存储器及其制造方法中，通过在半导体衬底表面形成第一电极，在所述第一电极上形成插层；在所述插层上形成阻变层；在所述阻变层上形成阻挡层以及在所述阻挡层上形成第二电极。所述插层能够与所述阻变层配合形成较好的器件性能，能够通过所述插层调制阻变存储器的初始电阻，从而能够增大所述阻变存储器的存储窗口，由此改善所述阻变存储器的工艺均匀性以及性能。
-
公开(公告)号：CN110459676A
公开(公告)日：2019-11-15
申请号：CN201910808942.5
申请日：2019-08-29
申请人： 上海华力微电子有限公司
IPC分类号： H01L45/00
摘要： 本发明提供了一种阻变存储器的制备方法，包括步骤S1：提供一衬底，所述衬底顶部设有孔洞；步骤S2：在所述孔洞中多次沉积电极材料形成下电极；步骤S3：在所述下电极以及衬底的上表面通过沉积阻变材料形成阻变材料层；步骤S4：在阻变材料层上方形成上电极。本发明采用在孔洞中多次沉积电极材料的方法形成下电极，解决了现有技术中氮化钛电极材料填充方法存在的填充不满以及填充存在空洞的问题，提高工艺均匀性。
-
公开(公告)号：CN112420923B
公开(公告)日：2024-08-23
申请号：CN202011353688.3
申请日：2020-11-26
申请人： 上海华力微电子有限公司
摘要： 本发明提供一种阻变存储器及其制造方法，所述阻变存储器包括：半导体衬底、第一电极、第一插层、阻变层、第二插层和第二电极，所述第一电极覆盖部分所述半导体衬底，所述第一插层覆盖所述第一电极，并且所述第一插层的电阻率小于所述阻变层的电阻率，所述阻变层覆盖所述第一插层，所述第二插层覆盖所述阻变层，并且所述第二插层与所述阻变层中均具有氧原子，所述第二电极覆盖所述第二插层，由于所述第二插层与所述阻变层中均具有氧原子，当阻变存储器施加正电压后，所述阻变层与所述第二插层中的氧原子均会向所述第二电极移动，由此可以增加氧空位的浓度，从而有助于氧空位导电细丝的产生，进而提高阻变存储器的一致性。
-
公开(公告)号：CN112614843B
公开(公告)日：2024-01-26
申请号：CN202011486015.5
申请日：2020-12-16
申请人： 上海华力微电子有限公司
摘要： 本发明提供了一种半导体结构及其制备方法，应用于半导体技术领域。本发明提出了一种半导体结构的制备方法中，由于其是通过将存储单元区和逻辑电路区中栅极结构两侧的侧墙通过多步材料沉积以及不同的刻蚀去除来分别形成，从而既满足了存储单元区中侧墙足够薄的需求，以保证后续存储单元区中层间介质层的填充窗口，同时又满足了逻辑电路区中的侧墙足够厚的需求，以保证逻辑电路区形成的器件有足够的击穿电压窗口。
-
公开(公告)号：CN112420923A
公开(公告)日：2021-02-26
申请号：CN202011353688.3
申请日：2020-11-26
申请人： 上海华力微电子有限公司
IPC分类号： H01L45/00
摘要： 本发明提供一种阻变存储器及其制造方法，所述阻变存储器包括：半导体衬底、第一电极、第一插层、阻变层、第二插层和第二电极，所述第一电极覆盖部分所述半导体衬底，所述第一插层覆盖所述第一电极，并且所述第一插层的电阻率小于所述阻变层的电阻率，所述阻变层覆盖所述第一插层，所述第二插层覆盖所述阻变层，并且所述第二插层与所述阻变层中均具有氧原子，所述第二电极覆盖所述第二插层，由于所述第二插层与所述阻变层中均具有氧原子，当阻变存储器施加正电压后，所述阻变层与所述第二插层中的氧原子均会向所述第二电极移动，由此可以增加氧空位的浓度，从而有助于氧空位导电细丝的产生，进而提高阻变存储器的一致性。
-
公开(公告)号：CN111312895A
公开(公告)日：2020-06-19
申请号：CN202010108303.0
申请日：2020-02-21
申请人： 上海华力微电子有限公司
摘要： 本发明提供一种阻变存储器和一种阻变存储器的制造方法，所述阻变存储器包括：下电极、下插层、阻变层、上插层和上电极，所述上插层的材质为金属钛，因为金属钛(所述上插层)的标准吉布斯自由能较高，具有更强的吸氧能力，可以获得氧离子，使得所述阻变层中氧空位的浓度增加，从而有助于氧空位导电细丝的产生，从而提高阻变存储器的一致性。进一步的，所述下插层的材质为氮化钽，所述上插层和所述下插层可以起到串联电阻的作用，在所述上插层和所述下插层的共同作用下，可以使阻变存储器具有更好的阻变特性。
-
公开(公告)号：CN110943038A
公开(公告)日：2020-03-31
申请号：CN201911261707.7
申请日：2019-12-10
申请人： 上海华力微电子有限公司
IPC分类号： H01L21/768 , H01L21/28 , H01L27/11521 , H01L29/423 , H01L23/538
摘要： 本发明提供了一种闪存的制造方法及闪存，闪存的制造方法包括：提供衬底；在所述衬底上形成隔离层；使用光刻胶作为掩膜，对所述隔离层进行离子注入，形成源线；在所述隔离层上形成遂穿氧化层；在所述遂穿氧化层上沉积多晶硅层，刻蚀形成浮栅，浮栅形成位线，所述位线和所述源线平行；在所述浮栅上形成多晶硅层，刻蚀形成控制栅，所述控制栅在一条直线上；在所述控制栅上形成自对准区域；在所述位线上形成第一接触孔和在所述源线上形成第二接触孔。在本发明提供的闪存的制造方法及闪存中，形成的控制栅在一条直线上，可以缩小闪存的尺寸。
-
公开(公告)号：CN110767658A
公开(公告)日：2020-02-07
申请号：CN201911057262.0
申请日：2019-10-30
申请人： 上海华力微电子有限公司
IPC分类号： H01L27/11568
摘要： 在本发明提供的闪存器件的形成方法中，在所述栅极结构的侧面和顶面以及所述半导体衬底表面依次形成第一介质层、第二介质层和第三介质层，通过先去除所述栅极结构顶面和所述半导体衬底表面的所述第三介质层，将所述第二介质层暴露出来，再通过湿法刻蚀去除暴露出的所述第二介质层。湿法刻蚀的选择比较高，易于控制，能够仅去除暴露出的所述第二介质层；由此能够避免对所述半导体衬底的刻蚀损伤，提高器件的性能。
-
公开(公告)号：CN110277393A
公开(公告)日：2019-09-24
申请号：CN201910530006.2
申请日：2019-06-19
申请人： 上海华力微电子有限公司
IPC分类号： H01L27/11524 , H01L29/10 , H01L29/66 , H01L29/788
摘要： 本发明公开了一种闪存，沟道区包括形成于半导体衬底表面区域中的第一浅沟槽，隧穿介质层和多晶硅浮栅形成在第一浅沟槽中并延伸到第一浅沟槽外；在多晶硅浮栅的宽度方向上的两侧面和顶部表面上依次形成有控制介质层和多晶硅控制栅；源漏区自对准形成在多晶硅浮栅的长度方向上两侧的有源区中，多晶硅浮栅的宽度方向上的两侧面和有源区的宽度方向上的两侧面自对准；沟道区位于源区和漏区之间，沟道具有沿第一浅沟槽侧面延伸的纵向结构，纵向结构使沟道的长度增加并使沟道的长度满足短沟道效应的条件下使多晶硅浮栅的长度减少。本发明还公开了一种闪存的制造方法。本发明能突破沟道长度对存储单元的尺寸限制，从而能缩小存储单元的面积。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.04 秒)
