-
公开(公告)号:CN106803482B
公开(公告)日:2020-01-24
申请号:CN201710079115.8
申请日:2017-02-14
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L21/027 , H01L21/66
摘要: 本发明提供了一种用于减少晶圆边缘良率测试问题的方法,包括:第一步骤:获取对晶圆的钝化层执行光刻所将要采用的图案化光罩和图案化光阻;第二步骤:将所述图案化光罩变成反相的以得到反相的图案化光罩,而且在保持光阻图案不变的情况下使得所述图案化光阻的正负属性变化以得到相反的图案化光阻;第三步骤:利用所述反相的图案化光罩和所述相反的图案化光阻,对晶圆执行光刻。在本发明的用于减少晶圆边缘良率测试问题的方法中,将钝化层的光罩和光阻都变成反相的,这样既保持了晶圆中,除去边缘位置开始的预定部分,其他部分图形不变;而从边缘起到预定部分,钝化层保留下来,这样就不会产生测试假失效的问题。
-
公开(公告)号:CN105762103B
公开(公告)日:2018-11-16
申请号:CN201610130582.4
申请日:2016-03-08
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L21/762 , H01L27/088 , H01L21/8232
摘要: 一种半导体结构及其形成方法,包括:提供衬底;在衬底中形成隔离结构,用于将衬底分为第一区域和第二区域;在第一区域衬底内形成第一阱区;在第二区域衬底内形成掺杂类型与第一阱区掺杂类型不同的第二阱区;形成位于隔离结构上的伪栅结构;以伪栅结构为掩膜,在第二阱区内形成第二重掺杂区,第二重掺杂区与第二阱区的掺杂类型相同;以伪栅结构为掩膜,在第一阱区内形成第一重掺杂区,第一重掺杂区与第一阱区的掺杂类型相同。本发明通过在第一区域和第二区域交界处隔离结构上形成伪栅结构,伪栅结构可以作为形成掺杂区时的离子注入掩膜,避免重掺杂区的掺杂离子进入相邻阱区或重掺杂区内,从而可以提高相邻器件的击穿电压。
-
公开(公告)号:CN106252313B
公开(公告)日:2018-12-11
申请号:CN201610890596.6
申请日:2016-10-12
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L23/48 , H01L23/488 , H01L23/492
摘要: 本发明提供了一种接合焊盘结构,包括:顶层通孔网格版图部分以及布置在顶层通孔网格版图部分中的网格内的顶层通孔支撑结构版图部分;其中顶层通孔支撑结构版图部分具有中心对称结构。在本发明中,在顶层通孔网格版图部分的网状结构的间隙填充具有中心对称图样的支撑结构,从而可以分散各方向的应力;由此,本发明了提供一种能够提供足够支撑力的可用于铜邦定的接合焊盘结构。
-
公开(公告)号:CN104599992B
公开(公告)日:2018-06-01
申请号:CN201410844354.4
申请日:2014-12-26
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L21/66
摘要: 本发明提供了一种闪存产品自对准光刻工艺测试方法,包括:第一步骤:利用闪存产品的制造工艺制造测试键结构;第二步骤:对测试键结构的电阻参数值进行测量,并且根据测量到的电阻参数值来判断自对准光刻工艺下与浮栅关联的氮化硅层的关键尺寸的精确度以及与浮栅关联的氮化硅层的前后掩模版对准情况。
-
公开(公告)号:CN106803482A
公开(公告)日:2017-06-06
申请号:CN201710079115.8
申请日:2017-02-14
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L21/027 , H01L21/66
摘要: 本发明提供了一种用于减少晶圆边缘良率测试问题的方法,包括:第一步骤:获取对晶圆的钝化层执行光刻所将要采用的图案化光罩和图案化光阻;第二步骤:将所述图案化光罩变成反相的以得到反相的图案化光罩,而且在保持光阻图案不变的情况下使得所述图案化光阻的正负属性变化以得到相反的图案化光阻;第三步骤:利用所述反相的图案化光罩和所述相反的图案化光阻,对晶圆执行光刻。在本发明的用于减少晶圆边缘良率测试问题的方法中,将钝化层的光罩和光阻都变成反相的,这样既保持了晶圆中,除去边缘位置开始的预定部分,其他部分图形不变;而从边缘起到预定部分,钝化层保留下来,这样就不会产生测试假失效的问题。
-
公开(公告)号:CN106229316B
公开(公告)日:2019-03-26
申请号:CN201610890802.3
申请日:2016-10-12
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L27/11517 , H01L21/28
摘要: 一种获得分栅快闪存储器稳定浮栅尖端的工艺制造方法,包括:在衬底上形成耦合氧化层和浮栅多晶硅层,在浮栅多晶硅层上形成浮栅氮化硅层,布置掩膜,形成掩膜图案;利用掩膜对浮栅氮化硅层进行刻蚀同时保证浮栅多晶硅具有损失量以防止开口区域的浮栅氮化硅残留,基于浮栅氮化硅蚀刻以后的浮栅多晶硅剩余厚度利用反馈系统且各向同性蚀刻以使各项同性蚀刻后的浮栅多晶硅剩余厚度相同,最终形成具有不同弧度的浮栅多晶硅;在浮栅氮化硅开口区域的浮栅多晶硅层上形成第一侧墙、第二侧墙、源多晶硅线;根据对浮栅多晶硅层各向同性蚀刻所形成的弧度大小,对第一侧墙执行不同的湿法横向回刻蚀时间。
-
公开(公告)号:CN106783697A
公开(公告)日:2017-05-31
申请号:CN201710079124.7
申请日:2017-02-14
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L21/67
CPC分类号: H01L21/67276 , H01L21/67253
摘要: 一种增强半导体工艺中补值精确性的方法,包括:执行前道制程,并且获取前道制程的数据;从前道制程的数据中舍弃一个或者多个异常数据点;利用舍弃一个或者多个异常数据点之后的前道制程数据计算平均值;利用平均值作为后道制程补值的基础。将相对于第一步骤获取的所述前道制程的数据的平均值超出预定倍数标准方差的数据点作为异常数据点;在第二步骤中从获取的前道制程的数据中直接去除相对于第一步骤获取的所述前道制程的数据的平均值超出预定倍数标准方差的数据点。本发明提供了一种能够增强半导体工艺中补值精确性的方法,其采用异常量测数据过滤方法达到增强补值准确性的目的,从而提高工艺精准度,提高良率。
-
公开(公告)号:CN106252313A
公开(公告)日:2016-12-21
申请号:CN201610890596.6
申请日:2016-10-12
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L23/48 , H01L23/488 , H01L23/492
CPC分类号: H01L23/48 , H01L23/488 , H01L23/492 , H01L24/07 , H01L24/09 , H01L2224/0901 , H01L2224/091 , H01L2224/0914 , H01L2224/09143
摘要: 本发明提供了一种接合焊盘结构,包括:顶层通孔网格版图部分以及布置在顶层通孔网格版图部分中的网格内的顶层通孔支撑结构版图部分;其中顶层通孔支撑结构版图部分具有中心对称结构。在本发明中,在顶层通孔网格版图部分的网状结构的间隙填充具有中心对称图样的支撑结构,从而可以分散各方向的应力;由此,本发明了提供一种能够提供足够支撑力的可用于铜邦定的接合焊盘结构。
-
公开(公告)号:CN103887207B
公开(公告)日:2016-12-07
申请号:CN201210557404.1
申请日:2012-12-20
申请人: 上海华虹宏力半导体制造有限公司
发明人: 康军
摘要: 本发明公开一种防止晶圆重叠的清洗槽出货机构,该出货机构包含晶圆支架,套设在该晶圆支架外的箱体;箱体上设有相对设置的传感接收器和传感发射器,传感接收器和传感发射器设置于晶圆支架的两侧,传感发射器实时向传感接收器发送传感信号,传感接收器将传感信号传输至传输手臂控制电路;当晶圆支架上无晶圆,传感接收器接收传感信号并传输至传输手臂控制电路,传输手臂控制电路判断出货机构中没有晶圆;当晶圆支架上有晶圆,晶圆阻断传感发射器向传感接收器发送的传感信号,传输手臂控制电路判断出货机构中放置有晶圆。本发明采用传感器探测出货机构中晶圆的存放情况,避免在出货机构中同时被存放有多批次晶圆,而导致晶圆摩擦而报废的问题。
-
公开(公告)号:CN105140199A
公开(公告)日:2015-12-09
申请号:CN201510490495.5
申请日:2015-08-11
申请人: 上海华虹宏力半导体制造有限公司
IPC分类号: H01L23/482 , H01L21/60
摘要: 本发明提供了一种顶层金属薄膜结构以及铝制程工艺方法。所述顶层金属薄膜结构包括:从下至上依次连续层叠的第一材料层、第二材料层、第三材料层、第四材料层、第五材料层和第六材料层;其中,第一材料层和第五材料层的材料是Ti;第二材料层、第四材料层和第六材料层的材料是TiN;第三材料层为Al层。
-
-
-
-
-
-
-
-
-