公开(公告)号：CN112868091A

公开(公告)日：2021-05-28

申请号：CN201980068099.X

申请日：2019-10-02

Applicant: 东丽株式会社

Inventor： 清水浩二 ,  堀井新司 ,  村濑清一郎

IPC: H01L21/336 ,  C01B32/159 ,  C01B32/174 ,  H01L29/786 ,  H01L51/05 ,  H01L51/30

Abstract: 本发明的目的在于特性偏差被抑制的FET、及以简单制备该FET的制造方法制备该FET，主旨在于，关于设置在基板上的栅电极、栅极绝缘层、源电极及漏电极中的一种或多种进行物理量的测定，在进行半导体层的形成中以基于所述物理量所确定的半导体材料的涂布量进行涂布，进行半导体层的形成。

公开(公告)号：CN112868091B

公开(公告)日：2024-04-09

申请号：CN201980068099.X

申请日：2019-10-02

Applicant: 东丽株式会社

Inventor： 清水浩二 ,  堀井新司 ,  村濑清一郎

IPC: H01L21/336 ,  C01B32/159 ,  C01B32/174 ,  H01L29/786 ,  H10K10/46 ,  H10K71/60 ,  H10K85/20 ,  H10K85/00

Abstract: 本发明的目的在于特性偏差被抑制的FET、及以简单制备该FET的制造方法制备该FET，主旨在于，关于设置在基板上的栅电极、栅极绝缘层、源电极及漏电极中的一种或多种进行物理量的测定，在进行半导体层的形成中以基于所述物理量所确定的半导体材料的涂布量进行涂布，进行半导体层的形成。