-
公开(公告)号：CN119557928A
公开(公告)日：2025-03-04
申请号：CN202510112208.0
申请日：2025-01-24
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
IPC: G06F21/71 , G06N20/00 , G06F18/213 , G06F18/243
Abstract: 本发明公开了一种芯片安全机制测评方法和计算机设备，所述方法包括：获取同系列历史型号芯片的测试数据；提取历史型号芯片的测试数据的特征变量，建立基于机器学习的预测模型，用于评估芯片安全机制有效性；获取与样本数据同样数据结构的新型号芯片的测试数据；将新型号芯片的测试数据输入所建立的预测模型进行预测，输出预测结果作为芯片安全机制有效性的指标。本发明能够针对同系列新型号芯片实现快速功能安全检测评估，显著提升新型号芯片在小样本场景下的功能安全检测效率与稳定性。
-
公开(公告)号：CN118625089B
公开(公告)日：2024-11-01
申请号：CN202411054456.6
申请日：2024-08-02
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
Abstract: 本发明提供了一种功率转换电路开关器件退化机制监测方法，在单独判断开关器件内部缺陷的退化机制时，通过电流变化率的变化趋势，确认为氧化层缺陷密度增加或界面缺陷密度增加引起开关器件内部缺陷退化。而开关器件还会出现封装退化，封装出现退化时，会导致开关器件的串联电阻增加，电流变化率增大，进而在判断开关器件封装和内部缺陷的退化机制时，通过电流变化率减小确认为氧化层缺陷密度增加引起开关器件内部缺陷退化；电流变化增大时，通过导通电阻和低频噪声检测二次检测，确认出准确封装和/或界面缺陷密度增加引起开关器件出现退化。
-
公开(公告)号：CN114035013B
公开(公告)日：2024-06-18
申请号：CN202111215184.X
申请日：2021-10-19
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
IPC: H01L21/66
Abstract: 本发明涉及一种缺陷诊断方法和缺陷诊断装置，缺陷诊断方法包括构建数据模型，数据模型包括已知缺陷信息和与已知缺陷信息对应的仿真特征参数；获取待测三维无源器件的特征参数；基于已知缺陷信息、仿真特征参数和待测三维无源器件的特征参数，获得待测三维无源器件的缺陷信息。通过数据模型构建模块构建数据模型，通过数据采集模块采集待测三维无源器件的特征参数，再搭配数据处理模块，获得待测三维无源器件的缺陷信息，可以同时诊断多缺陷和多故障；通过本发明的缺陷诊断方法和缺陷诊断装置，批量化诊断缺陷类型、缺陷尺寸和缺陷位置，解决复合缺陷检测与诊断的数据量大、操作困难问题，加快生产厂家的可靠性检测效率、检测精度和检测准确度。
-
公开(公告)号：CN118130995A
公开(公告)日：2024-06-04
申请号：CN202410387704.2
申请日：2024-04-01
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
Abstract: 本申请涉及一种双极退化试验电路和双极退化试验方法。所述双极退化试验电路包括：测试电路、第一驱动电路、第二驱动电路和监测电路。测试电路包括辅助电阻和至少一个待测SiC MOSFET，第一驱动电路用于在各待测SiC MOSFET处于截止状态的情况下，为各待测SiC MOSFET提供第一脉冲电信号，以控制对各待测SiC MOSFET施加电流应力；第二驱动电路用于在各待测SiC MOSFET处于导通状态的情况下，为各待测SiC MOSFET提供第二脉冲电信号；监测电路用于获取各待测SiC MOSFET在第一脉冲电信号下的第一退化参数和各待测SiC MOSFET在所述第二脉冲电信号下的第二退化参数。该双极退化试验电路同时监测多个SiC MOSFET器件的退化参数。
-
公开(公告)号：CN118069505A
公开(公告)日：2024-05-24
申请号：CN202410164934.2
申请日：2024-02-05
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
Abstract: 本申请涉及一种神经网络模型安全性评估方法、装置、计算机设备、存储介质和计算机程序产品。方法包括：获取神经网络模型运行过程中的电磁轨迹信息和标准参数；根据电磁轨迹信息对神经网络模型进行恢复，确定神经网络模型的恢复参数；将恢复参数与标准参数进行比对，确定神经网络模型的安全性评估结果，采用本方法能够降低神经网络模型安全性评估成本。
-
Patent Agency Ranking
公开(公告)号：CN117970068A
公开(公告)日：2024-05-03
申请号：CN202410359012.7
申请日：2024-03-27
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
IPC: G01R31/26
Abstract: 本申请涉及一种体二极管的脉冲电流试验条件确定方法、装置和设备。所述方法包括：根据体二极管的器件特性参数，确定参数信息中的目标电流幅值；基于目标电流幅值，确定体二极管在不同结温下的电压和体二级管在不同脉冲宽度下的电压信息；根据体二极管在不同结温下的电压和体二级管在不同脉冲宽度下的电压信息，确定参数信息中的目标脉冲宽度；基于目标电流幅值和目标脉冲宽度，确定体二极管在不同占空比下的电压变化信息；根据体二极管在不同结温下的电压和体二极管在不同占空比下的电压变化信息，确定参数信息中的目标占空比。采用本方法能够为体二极管的脉冲电流试验提供明确的试验条件。
-
公开(公告)号：CN114785715B
公开(公告)日：2024-03-26
申请号：CN202210253517.6
申请日：2022-03-15
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
IPC: H04L43/0852 , H04L43/50
Abstract: 本申请涉及一种链路时延检测系统及方法。所述系统包括：向量生成设备，与待测链路的输入端连接，用于向待测链路输入测试向量，其中，测试向量包括依次排列的多个数据，相邻两个数据的取值不同；测量设备，与待测链路的输出端连接，用于获取测试向量经过待测链路得到的测试数据；将测试数据分别延时不同时长，得到多个延时向量；根据多个延时向量在预设时间范围内的数据相互之间的关系，确定待测链路的时延是否达标。能够仅根据待测链路输出的测试数据，即可判定待测链路的时延是否达标，无需与其他的标准数据进行对照，节省了资源，并且能够简单可靠的判定待测链路的时延是否达标，节省了检测的时间。
-
公开(公告)号：CN117310452A
公开(公告)日：2023-12-29
申请号：CN202311614828.1
申请日：2023-11-29
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
Abstract: 本申请涉及一种电磁信号泄露的确定方法、装置、计算机设备和存储介质。所述方法包括：利用预设的密度聚类算法对多幅电磁辐射发射强度图像进行聚类处理，得到多个聚类结果；多幅电磁辐射发射强度图像为根据不同频率点下被测集成电路的发射强度确定的图像；针对每一类聚类结果，根据每一类聚类结果包括的电磁辐射发射强度图像，确定每一类聚类结果对应的被测集成电路发射电磁信号的实际频率；根据每一类聚类结果对应的工作模式和预设的对应关系，确定被测集成电路发射电磁信号的标准频率；根据实际频率和标准频率，确定被测集成电路是否存在电磁信号泄露。采用本方法能够提高确定集成电路是否存在电磁信号泄露的准确度。
-
公开(公告)号：CN113779753B
公开(公告)日：2023-10-03
申请号：CN202110871250.2
申请日：2021-07-30
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
IPC: G06F30/20 , G06T17/00 , G06F119/02
Abstract: 本发明涉及TSV可靠性检测的模糊测试技术领域，公开了一种开路故障诊断方法、计算机设备及存储介质，包括获取待测样品的测试特征参数；获取标准样品的标准特征参数；将所述测试特征参数与所述标准特征参数进行对比，确定所述待测样品的缺陷模型；建立所述待测样品的三维模拟模型，所述三维模拟模型中包括用于模拟开路故障的缺陷模型；根据所述三维模拟模型和所述测试特征参数确定所述待测样品的开路故障的缺陷物理尺寸和开路故障位置。本发明提供的开路故障诊断方法通过提取理想样品和缺陷样品特征参数的统计特征，采用仿真、微波测试、曲线拟合等方法，确定缺陷大小并对缺陷定位，从而有条理、有逻辑地简化故障诊断过程。
-
公开(公告)号：CN116359708A
公开(公告)日：2023-06-30
申请号：CN202310344389.0
申请日：2023-03-31
Applicant: 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室))
IPC: G01R31/28
Abstract: 本申请涉及一种芯片安全测试电路、方法及设备。该芯片安全测试电路包括：电压毛刺激发模块，用于向芯片测试板电路输出携带电压毛刺的电源电压信号；芯片测试板电路，用于根据所述电源电压信号和接收的测试输入数据，输出测试输出数据；数据采集与处理模块，用于采集所述测试输入数据、所述测试输出数据以及所述电源电压信号，并根据所述测试输入数据、所述测试输出数据以及所述电源电压信号，检测所述芯片测试板电路中芯片的安全性。该芯片安全测试电路可以实现以自动进行硬件注入故障的方式测试芯片的安全性，保证测试环境与真实环境基本一致，因此可以提升芯片安全测试的准确度。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.065 seconds)
