一种CMOS型低压差电压调整器集成电路的制造方法

    公开(公告)号:CN100419998C

    公开(公告)日:2008-09-17

    申请号:CN200610095249.0

    申请日:2006-12-04

    IPC分类号: H01L21/822

    摘要: 一种CMOS型低压差电压调整器的制造方法,它提高了低压差电压调整器的输入电压可调整范围,并保持了其低功耗和低输出压差的特点。技术方案的要点是在常规CMOS工艺的基础上,集成MOS晶体管、N型沟道JFET晶体管以及NPN型晶体管和PNP型晶体管等4部分。其中,MOS晶体管采用了LDD(轻掺杂漏区)结构,提供电路工作电压范围;N型沟道JFET晶体管作为基准电路启动所用;PNP型晶体管作为输出调整管,通过增加P型埋层来降低集电极串联电阻,以保证低压差电路极低的输出电压差;集成内部放大器、基准电路和输出电路所需的NPN型晶体管和PNP型晶体管。

    一种金属薄膜体电阻
    2.
    发明公开

    公开(公告)号:CN101436591A

    公开(公告)日:2009-05-20

    申请号:CN200810233383.1

    申请日:2008-12-18

    IPC分类号: H01L27/01 H01L23/48

    摘要: 本发明公开了一种金属薄膜体电阻。本发明的技术方案在于:夹在金属布线之间的多条并联的金属薄膜电阻,其一端从表面引出,另一端通过与单晶硅衬底相连的接触孔,从单晶硅衬底的底部引出,形成金属薄膜体电阻的三维结构。由于金属薄膜体电阻的两个电极分别从电阻体的顶端和底端引出,实现了金属薄膜电阻的三维体结构,缩减了电阻元件面积50%以上,减少了生产成本。另外,由于本发明的金属薄膜体电阻的端头分别从电阻体的顶端和底端引出,拓展了金属薄膜体电阻的应用范围。

    差分输入信号接收电路
    3.
    发明授权

    公开(公告)号:CN101562430B

    公开(公告)日:2011-05-04

    申请号:CN200910103886.1

    申请日:2009-05-19

    IPC分类号: H03F3/45 H03K19/0185 H03M1/66

    摘要: 本发明涉及一种差分输入信号接收电路,它包括一个基本放大电路单元和一个迟滞电压产生电路单元。本发明电路在常规电路的基础上增加了两个PMOS管MP5、MP6,通过此两个PMOS管引入输入失调的方法来获得迟滞电压,不需要引入局部正反馈,就能获得稳定的迟滞电压。本发明电路兼具迟滞电压稳定和传输速率高的优点,可将差分输入信号接收电路的传输速率从常规电路的1.6Gb/s提高到2.4Gb/s。本发明电路可广泛应用于高速D/A转换器领域。

    用于流水线A/D转换器的单冗余位数字校正方法

    公开(公告)号:CN101582696A

    公开(公告)日:2009-11-18

    申请号:CN200910104133.2

    申请日:2009-06-22

    IPC分类号: H03M1/14

    CPC分类号: H03M1/0695 H03M1/168

    摘要: 本发明公开了一种用于流水线A/D转换器的单冗余位数字校正方法,包括以下步骤:1)分配每级子电路的分辨率;2)对每级子电路进行量化输入电压、计算残余电压、放大残余电压并平移到基准电压区间的中部;3)确定各级编码及偏移码;4)计算总偏移码;5)编码重建,校正比较器器失调引入的误差,得到校正后的输出码。与现有常规的流水线A/D转换器数字校正方法相比,本发明方法具有以下优点:能灵活分配每级子电路的分辨率,明显降低高速高精度A/D转换器的流水线级数,因此大大节省版图面积、功耗和输入输出延迟。本发明方法首次提出了多个正向冗余码和多个负向冗余码的编码方法,流水线A/D转换器经本方法校正后,其溢出位能标识输入信号的负向溢出和正向溢出,即带双向溢出。本发明方法适用于流水线A/D转换器,特别是高速高精度A/D转换器的数字校正领域。

    差分输入信号接收电路
    5.
    发明公开

    公开(公告)号:CN101562430A

    公开(公告)日:2009-10-21

    申请号:CN200910103886.1

    申请日:2009-05-19

    IPC分类号: H03F3/45 H03K19/0185 H03M1/66

    摘要: 本发明涉及一种差分输入信号接收电路,它包括一个基本放大电路单元和一个迟滞电压产生电路单元。本发明电路在常规电路的基础上增加了两个PMOS管MP5、MP6,通过此两个PMOS管引入输入失调的方法来获得迟滞电压,不需要引入局部正反馈,就能获得稳定的迟滞电压。本发明电路兼具迟滞电压稳定和传输速率高的优点,可将差分输入信号接收电路的传输速率从常规电路的1.6Gb/s提高到2.4Gb/s。本发明电路可广泛应用于高速D/A转换器领域。

    用于流水线A/D转换器的单冗余位数字校正方法

    公开(公告)号:CN101582696B

    公开(公告)日:2012-06-27

    申请号:CN200910104133.2

    申请日:2009-06-22

    IPC分类号: H03M1/14

    CPC分类号: H03M1/0695 H03M1/168

    摘要: 本发明公开了一种用于流水线A/D转换器的单冗余位数字校正方法,包括以下步骤:1)分配每级子电路的分辨率;2)对每级子电路进行量化输入电压、计算残余电压、放大残余电压并平移到基准电压区间的中部;3)确定各级编码及偏移码;4)计算总偏移码;5)编码重建,校正比较器器失调引入的误差,得到校正后的输出码。与现有常规的流水线A/D转换器数字校正方法相比,本发明方法具有以下优点:能灵活分配每级子电路的分辨率,明显降低高速高精度A/D转换器的流水线级数,因此大大节省版图面积、功耗和输入输出延迟。本发明方法首次提出了多个正向冗余码和多个负向冗余码的编码方法,流水线A/D转换器经本方法校正后,其溢出位能标识输入信号的负向溢出和正向溢出,即带双向溢出。本发明方法适用于流水线A/D转换器,特别是高速高精度A/D转换器的数字校正领域。

    一种CMOS型低压差电压调整器集成电路的制造方法

    公开(公告)号:CN1996571A

    公开(公告)日:2007-07-11

    申请号:CN200610095249.0

    申请日:2006-12-04

    IPC分类号: H01L21/822

    摘要: 一种CMOS型低压差电压调整器的制造方法,它提高了低压差电压调整器的输入电压可调整范围,并保持了其低功耗和低输出压差的特点。技术方案的要点是在常规CMOS工艺的基础上,集成MOS晶体管、N型沟道JFET晶体管以及NPN型晶体管和PNP型晶体管等4部分。其中,MOS晶体管采用了LDD(轻掺杂漏区)结构,提供电路工作电压范围;N型沟道JFET晶体管作为基准电路启动所用;PNP型晶体管作为输出调整管,通过增加P型埋层来降低集电极串联电阻,以保证低压差电路极低的输出电压差;集成内部放大器、基准电路和输出电路所需的NPN型晶体管和PNP型晶体管。