-
公开(公告)号：CN106130555B
公开(公告)日：2019-11-05
申请号：CN201610528728.0
申请日：2016-07-06
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03M1/12
摘要： 本发明提供一种自举开关的自举电压产生电路，包括控制单元、第一充放电单元、第二充放电单元、电流镜和第一至第五开关，其中电流镜中导通器件之间通过第一开关连接，电流镜输出侧的接地端通过第二开关接地且通过第三开关连接外置电压，电流镜的输入端和输出端都连接外置电压，且导通器件的连接节点通过第二充放电单元连接电平信号；第一充放电单元的一端通过第三开关连接外置电压，通过第二开关接地，且用于输出自举电压；另一端通过第四开关接地且通过第五开关连接输入电压；控制单元用于控制各个开关的开合，并调整电平信号。通过本发明可以提高自举电压产生电路的充电速度，并减小版本面积和功耗。
-
公开(公告)号：CN109375699A
公开(公告)日：2019-02-22
申请号：CN201811345542.7
申请日：2018-11-13
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05F3/26
摘要： 本发明公开了一种具有高线性度的电压电流转换电路，包括输入电阻、跨导放大器、第一及第二场效应管、放大器输出电平产生装置。输入电阻的一端与输入电压相连，另一端与跨导放大器的反相输入端及第一场效应管的漏极及栅极相连，跨导放大器的正向输入端接地，第一场效应管的栅极还直接与第二场效应管的栅极相连，第一场效应管的源极与跨导放大器的输出端相连，跨导放大器的输出端还直接与第二场效应管的源极相连，第二场效应管的源极还直接与放大器输出电平产生装置相连，第二场效应管的漏极用于输出电流。本发明采用负反馈电路和线性元件进行电压电流转换，消除场效应管转换的非线性影响，极大提高电压电流转换电路的线性度。
-
公开(公告)号：CN107395166A
公开(公告)日：2017-11-24
申请号：CN201710587389.8
申请日：2017-07-18
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种基于延迟锁相的时钟占空比稳定电路，包括：延迟单元，与时钟信号输入端连接，用于对时钟输入信号进行相位延迟；逻辑运算单元，其输入端与延迟单元的输出端连接，用于对相位延迟的信号进行相位检测；电荷泵，其输入端与逻辑运算单元的输出端连接，用于产生与相位差关联的电压信号；压控延迟线单元，用于调节相位；输出缓冲器，其输入端与压控延迟线单元的输出端连接，用于输出时钟信号；本发明电路结构简单，具有结构简单、时钟信号抖动小、建立速度快和占空比均衡等优点，满足高速数据转换器等产品的需求，解决了时钟信号质量较差的情况下对动态性能影响的问题。
-
公开(公告)号：CN105867506B
公开(公告)日：2017-07-11
申请号：CN201610232201.3
申请日：2016-04-14
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： G05F1/565
摘要： 本发明涉及一种内嵌参考电压的LDO，包括启动电路、PTAT电流产生器、跨阻放大器、带有频率补偿的误差放大器、功率驱动管和反馈网络；所述启动电路与PTAT电流产生器连接，所述跨阻放大器对流过反馈网络的电流和PTAT电流产生器产生的电流进行运算，然后转换为电压信号V1，电压信号V1通过误差放大器放大得到控制电压Vc，控制电压信号Vc控制功率驱动管MP的栅极以调整流经反馈网络的电流；所述跨阻放大器与误差放大器的连接端与频率补偿单元的一端连接，所述功率驱动管与反馈网络的连接端与频率补偿单元的另一端连接。反馈网络和PTAT电流产生器在跨阻放大器和误差放大器的控制下能产生基准参考电压，而无需独立的基准参考电压，能降低LDO的静态功耗。
-
公开(公告)号：CN106130496A
公开(公告)日：2016-11-16
申请号：CN201610443177.8
申请日：2016-06-20
申请人： 中国电子科技集团公司第二十四研究所
CPC分类号： H03G3/30 , H03F1/0211 , H03F1/483
摘要： 本发明公开了一种运算放大器增益提高电路，通过增加运算放大器有效跨导的方法提高增益。具体做法为：将传统折叠式运算放大器的尾电流源拆分成两部分，一部分继续保持尾电流源功能，另一部分作为运算放大器的第二个输入端口M2；或者在共源共栅结构中，将输入MOS管M2漏极以上电路拆分成两部分，一部分保持共源共栅结构，另一部分作为运算放大器的第二个输入端口M1。以上两种实现方法都能够提高流过输出节点的电压变化量增加，从而提高有效输入跨导，进而提高运算放大器增益。所述技术不需要增加输入MOS尺寸或者电流就能实现等效跨导提高的目的，电路实现简单，硬件消耗小，增益提高效果明显。
-
公开(公告)号：CN106098800A
公开(公告)日：2016-11-09
申请号：CN201610471343.5
申请日：2016-06-23
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种电容结构及电容阵列，该电容结构包括上极板和下极板，其中上极板包括主上极板和次上极板，主上极板与公共端连接，次上极板接地，且主上极板与下极板构成主电容，次上极板与下极板构成次电容。本发明通过在电容结构中设置有主上极板和次上极板，并使对应的主电容参与电荷重分配，次电容不参与电荷重分配，通过修改主上极板的面积可以改变主电容的电容值，从而使电容结构具有不同的分数倍电容值，并且在使用电容结构时通过使各个电容结构中主上极板与次上极板的面积之和相等，可以解决使用多个电容值大小不同的电容结构时存在的电容失配的问题。
-
公开(公告)号：CN101562430B
公开(公告)日：2011-05-04
申请号：CN200910103886.1
申请日：2009-05-19
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03F3/45 , H03K19/0185 , H03M1/66
摘要： 本发明涉及一种差分输入信号接收电路，它包括一个基本放大电路单元和一个迟滞电压产生电路单元。本发明电路在常规电路的基础上增加了两个PMOS管MP5、MP6，通过此两个PMOS管引入输入失调的方法来获得迟滞电压，不需要引入局部正反馈，就能获得稳定的迟滞电压。本发明电路兼具迟滞电压稳定和传输速率高的优点，可将差分输入信号接收电路的传输速率从常规电路的1.6Gb/s提高到2.4Gb/s。本发明电路可广泛应用于高速D/A转换器领域。
-
公开(公告)号：CN101562430A
公开(公告)日：2009-10-21
申请号：CN200910103886.1
申请日：2009-05-19
申请人： 中国电子科技集团公司第二十四研究所
IPC分类号： H03F3/45 , H03K19/0185 , H03M1/66
摘要： 本发明涉及一种差分输入信号接收电路，它包括一个基本放大电路单元和一个迟滞电压产生电路单元。本发明电路在常规电路的基础上增加了两个PMOS管MP5、MP6，通过此两个PMOS管引入输入失调的方法来获得迟滞电压，不需要引入局部正反馈，就能获得稳定的迟滞电压。本发明电路兼具迟滞电压稳定和传输速率高的优点，可将差分输入信号接收电路的传输速率从常规电路的1.6Gb/s提高到2.4Gb/s。本发明电路可广泛应用于高速D/A转换器领域。
-
公开(公告)号：CN108512543B
公开(公告)日：2021-08-31
申请号：CN201810284419.2
申请日：2018-04-02
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明提供一种低功耗高速逐次逼近逻辑电路，包括清零电路、本次逐次比较电路、预留时间电路和锁存器，清零电路，适用于在每一次逐次逼近开始前将输出端置零；本次逐次比较电路：根据节拍信号与比较器输出信号产生一个与逻辑，当比较器输出为1，本次权重位电容比较失败，当比较器输出为0，本次权重位电容比较成功；预留时间电路，适用于本次节拍结束后将输出归零；锁存器，适用于锁存比较器输出结果产生的输出信号。本发明所述的逻辑电路在不参与逐次逼近过程时通过使能信号控制失能，只有当参与工作时使能，同时在每个工作过程清零电路、本次逐次比较电路、预留时间电路只有一个工作，其余两个通过时序控制断开不产生功耗。
-
公开(公告)号：CN110336564A
公开(公告)日：2019-10-15
申请号：CN201910638081.0
申请日：2019-07-12
申请人： 中国电子科技集团公司第二十四研究所
摘要： 本发明公开了一种高线性度串联电阻网络，由至少两个单元串联电阻网络串联而成，单元串联电阻网络包括主串联电阻网络、低阻串联电阻网络和高阻串联电阻网络，低阻串联电阻网络和高阻串联电阻网络均与主串联电阻网络并联，主串联电阻网络由2n个主串联电阻串联而成，低阻串联电阻网络由2n-2个低阻电阻串联而成，所述高阻串联电阻网络由2n-4个高阻电阻模块串联而成，其中，n为大于等于4的自然数。本发明通过将整个串联电阻网络进行分段，利用电阻分段微调进行斜率精确补偿，以抵消主串联电阻在加工中的偏差以及由于衬底压差导致的电阻变化，提高了串联电阻网络结构DAC在全输出范围的线性度并最大降低温漂，满足目前高精度电压输出型DAC对于线性度的要求。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.051 秒)
