公开(公告)号：CN114091397B

公开(公告)日：2024-08-09

申请号：CN202111319388.8

申请日：2021-11-09

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 杨法明 ,  朱坤峰 ,  欧宏旗 ,  钟怡 ,  税国华 ,  徐磊 ,  殷万军 ,  张广胜

IPC分类号： G06F30/392

摘要： 本发明公开一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法，电阻版图排布结构包括两个阻值不同的电阻阵列；修调方法步骤为：1)量测第一电阻阵列的实际阻值；2)设定第二电阻阵列的修调目标值，记为N*R；3)量测第二电阻阵列的实际阻值；4)对第二电阻阵列中可修调背包电阻RN的粗调区域进行激光修调；6)对第二电阻阵列中可修调背包电阻RN的细调区域进行激光修调，并返回步骤7)。本发明通过对两个电阻的版图特殊排布，降低两个电阻在工艺加工过程中的偏差，提高两个电阻的初始匹配度，可以在仅修调一个电阻和较小的电阻修调面积下，达到较高的电阻匹配度和降低了修调成本，提高了电阻稳定性。

公开(公告)号：CN118053755A

公开(公告)日：2024-05-17

申请号：CN202410206539.6

申请日：2024-02-26

申请人： 中国电子科技集团公司第二十四研究所

发明人： 洪敏 ,  张培健 ,  易孝辉 ,  唐新悦 ,  钱坤 ,  朱坤峰 ,  张广胜 ,  廖文龙 ,  杨倩 ,  魏佳男 ,  罗婷

IPC分类号： H01L21/331 ,  H01L29/737 ,  H01L29/06

摘要： 本发明公开了一种锗硅异质结双极晶体管深槽隔离结构的制造方法，包括：在衬底上依次形成埋层、N型外延层和掩膜层；通过光刻和刻蚀形成深槽结构；依次对深槽结构进行第一步线性氧化、第一次退火处理、第二步线性氧化、第二次退火处理；在深槽结构中填充多晶硅介质；蚀刻去除非深槽结构区的多晶硅介质；氧化深槽结构顶部的多晶硅介质，形成深槽隔离结构。本发明通过采用两步线性氧化加退火处理，充分释放深槽隔离结构中槽壁氧化层制造过程中产生的热应力，减少由应力触发生成的位错核及其诱导产生的位于SiGe基区‑集电极区域附近的界面缺陷，有效降低陷阱中心对载流子的俘获和释放过程，抑制随机电报噪声的产生，达到优化器件低频噪声特性的效果。

公开(公告)号：CN114093937B

公开(公告)日：2023-08-22

申请号：CN202111414737.4

申请日：2021-11-25

申请人： 中国电子科技集团公司第二十四研究所

发明人： 张培健 ,  魏佳男 ,  易孝辉 ,  税国华 ,  洪敏 ,  陈仙 ,  罗婷 ,  朱坤峰 ,  张广胜

IPC分类号： H01L29/73 ,  H01L29/40 ,  H01L21/331

摘要： 本发明提供了一种双极晶体管及其制备方法，双极晶体管包括：衬底、设置在衬底上的外延层、设置在外延层中且位于外延层的顶部的基区、设置在基区中且位于基区的顶部的发射区、设置在外延层中并环绕基区的发射区和集电区。通过包围基区和发射结的环形集电极场板形成的双极晶体管结构在上电时会形成一个环形电场，该环形电场可使发射结注入基区的少数载流子能够沿多个方向的传输路径被集电结收集，降低了电流传输路径上的载流子浓度，削弱了基区中少子向界面位置的扩散，从而降低了Si/SiO2界面附近二氧化硅陷阱缺陷对载流子的俘获和释放过程，进而有效抑制了载流子在输运过程中与陷阱缺陷的随机电报噪声的产额，达到抑制器件低频噪声的作用。

公开(公告)号：CN110164957B

公开(公告)日：2022-04-26

申请号：CN201910517136.2

申请日：2017-04-18

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  付强 ,  唐昭焕 ,  胡刚毅 ,  许斌 ,  陈光炳 ,  王健安 ,  王育新 ,  张振宇 ,  杨永晖 ,  钟怡 ,  刘勇 ,  黄磊 ,  王志宽 ,  朱坤峰 ,  陈文锁 ,  邱盛

IPC分类号： H01L29/06 ,  H01L29/861

摘要： 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。

公开(公告)号：CN114091397A

公开(公告)日：2022-02-25

申请号：CN202111319388.8

申请日：2021-11-09

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 杨法明 ,  朱坤峰 ,  欧宏旗 ,  钟怡 ,  税国华 ,  徐磊 ,  殷万军 ,  张广胜

IPC分类号： G06F30/392

摘要： 本发明公开一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法，电阻版图排布结构包括两个阻值不同的电阻阵列；修调方法步骤为：1)量测第一电阻阵列的实际阻值；2)设定第二电阻阵列的修调目标值，记为N*R；3)量测第二电阻阵列的实际阻值；4)对第二电阻阵列中可修调背包电阻RN的粗调区域进行激光修调；6)对第二电阻阵列中可修调背包电阻RN的细调区域进行激光修调，并返回步骤7)。本发明通过对两个电阻的版图特殊排布，降低两个电阻在工艺加工过程中的偏差，提高两个电阻的初始匹配度，可以在仅修调一个电阻和较小的电阻修调面积下，达到较高的电阻匹配度和降低了修调成本，提高了电阻稳定性。

公开(公告)号：CN111933694A

公开(公告)日：2020-11-13

申请号：CN202010582154.1

申请日：2020-06-23

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 刘建 ,  税国华 ,  林涛 ,  欧红旗 ,  冯志成 ,  阚玲 ,  刘青 ,  朱坤峰 ,  黄磊 ,  王飞 ,  张剑乔 ,  张培健

IPC分类号： H01L29/10 ,  H01L29/423 ,  H01L29/808 ,  H01L21/28 ,  H01L21/337

摘要： 本发明公开了一种多晶自掺杂平滑顶栅JFET器件及其制造方法；器件包括P型衬底100、P型埋层101、N型外延层102、P型隔离穿透区103、场氧层104、预氧层105、P型沟道区106、P型重掺杂源漏区107、多晶栅区108、N型栅扩散区109、TEOS金属前介质层110、源漏极第一层金属111和栅极第一层金属112。制造方法步骤为：1)注入第一导电类型埋层。2)生长第二导电类型外延层。3)注入第一导电类型隔离穿透区。4)生长场氧层。5)注入第一导电类型沟道区。6)注入第一导电类型重掺杂源漏区。7)形成多晶栅区。8)刻蚀出第二导电类型栅扩散区。9)淀积TEOS金属前介质层。形成源漏极第一层金属和栅极第一层金属。本发明器件的对输入阻抗的大小以及对阈值电压精确控制的能力都有很大的提升。

公开(公告)号：CN107046055A

公开(公告)日：2017-08-15

申请号：CN201710252802.5

申请日：2017-04-18

申请人： 中国电子科技集团公司第二十四研究所

发明人： 谭开洲 ,  付强 ,  唐昭焕 ,  胡刚毅 ,  许斌 ,  陈光炳 ,  王健安 ,  王育新 ,  张振宇 ,  杨永晖 ,  钟怡 ,  刘勇 ,  黄磊 ,  王志宽 ,  朱坤峰 ,  陈文锁 ,  邱盛

IPC分类号： H01L29/06 ,  H01L29/861

摘要： 本发明提供一种高压半导体介质耐压终端，包括高掺杂半导体材料层、形成于高掺杂半导体材料层上的外延层、外延层顶部部分区域处理后形成的有源器件区，在有源器件区的一侧开设有第一深槽，第一深槽垂直穿过外延层，进入到高掺杂半导体材料层，在第一深槽内的侧壁上形成有第一介质绝缘层，且在第一深槽内填充形成有半绝缘层；在外延层上垂直开设有进入到高掺杂半导体材料层的第二深槽，根据第二深槽与所述有源器件区的位置关系以及第二深槽的横向宽度与外延层的关联性，对高压半导体介质耐压终端进行设计，从而提高高压半导体介质耐压终端的耐压性能。

公开(公告)号：CN112071757B

公开(公告)日：2023-10-03

申请号：CN202010884582.X

申请日：2020-08-28

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 朱坤峰 ,  张广胜 ,  杨永晖 ,  钟怡 ,  崔伟 ,  谭开洲 ,  黄东 ,  钱呈 ,  杨法明 ,  张培健

IPC分类号： H01L21/331

摘要： 本发明公开一种基于BiCMOS工艺的硅锗异质结双极晶体管的制造方法，步骤为：1)生长LOCOS隔离场氧化层，形成最优硅基衬底；2)形成SiGe HBT晶体管发射极有源区与集电极有源区之间的LOCOS场氧化层、器件间用于隔离的LOCOS氧化层；3)在最优硅基衬底表面形成SiGe HBT晶体管基区窗口；4)在最优硅基衬底的表面形成SiGe HBT晶体管基区外延材料层；5)在最优硅基衬底的表面形成SiGe HBT晶体管发射区窗口；6)在最优硅基衬底表面形成SiGe HBT晶体管多晶发射结精细结构和外基区；7)在最优硅基衬底表面淀积介质层，完成金属互连，形成SiGe HBT晶体管。本发明采用局部两次氮化硅硬掩膜氧化工艺方法，减小了HBT晶体管外基区高台阶，从而减小了外基区高台阶反射对发射结多晶光刻造成的影响。

公开(公告)号：CN114389232B

公开(公告)日：2023-08-11

申请号：CN202210056760.9

申请日：2022-01-18

申请人： 中国电子科技集团公司第二十四研究所

发明人： 徐青 ,  钟昂 ,  罗凯 ,  熊派派 ,  刘骏豪 ,  朱坤峰 ,  杭丽

IPC分类号： H02H3/02 ,  H02H3/05 ,  H03K17/687

摘要： 本发明属于模拟集成电路领域，具体涉及一种用于多路复用器的断电保护电路，该电路包括：缓冲电路、断电保护电路以及开关电路；缓冲电路的输出端连接开关电路，断电保护电路的输出端连接开关电路；其中，缓冲电路包括四个MOS管和两个二极管；断电保护电路包括四个MOS管和两个二极管；开关电路包括两个MOS管；本发明设计了一种多路复用器的断电保护电路，通过缓冲电路和断电保护电路能消除断电时多路复用器产生的异常沟道电流和寄生二极管电流，提高电路的可靠性。

公开(公告)号：CN115132662A

公开(公告)日：2022-09-30

申请号：CN202210789412.2

申请日：2022-07-06

申请人： 重庆中科渝芯电子有限公司 ,  中国电子科技集团公司第二十四研究所

发明人： 殷万军 ,  钟怡 ,  刘玉奎 ,  刘青 ,  杨永晖 ,  龚榜华 ,  朱坤峰 ,  张静 ,  谭开洲

IPC分类号： H01L21/8238 ,  H01L23/522 ,  H01L27/092

摘要： 本发明公开模拟BiCMOS工艺高应力边缘效应优化集成方法和高线性双多晶电容器，步骤包括：1)在N型阱表面的场氧化层上方淀积P1埃米的多晶电容器下极板多晶膜层，并完成N型光刻注入掺杂；2)淀积d1埃米的双多晶电容器第一层介质，并采用曝光刻蚀工艺完成双多晶电容器下电极边缘保护膜层的制作；3)淀积d2埃米的多晶电容器介质复合膜层，并采用曝光刻蚀工艺完成电容介质层结构制作；高线性双多晶电容器包括衬底、N型埋层、P型埋层、外延层、N型阱、自对准P型阱等。本发明通过在模拟集成电路可集成高线性双多晶电容器高应力边缘效应优化技术方案，显著改善了双多晶电容器的边缘效应。