-
公开(公告)号：CN110990201A
公开(公告)日：2020-04-10
申请号：CN201911196633.3
申请日：2019-11-29
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种自愈管理控制器、SoC及自愈方法，属于集成电路技术领域。本发明SoC包括IP核、自愈管理控制器和嵌入式FPGA，自愈管理控制器包括CPU、寄存器模块和Tap控制器，Tap控制器通过JTAG链与各多路选择器连接，寄存器模块包括故障标识寄存器和控制信息寄存器。本发明自愈管理控制器能够实时监测SoC中各模块的工作状态，一旦某个模块发生故障，自愈管理控制器可以识别出故障模块，通过JTAG扫描链更改模块连接关系，并用FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，极大节省了自愈逻辑资源开销，延长了SoC的使用寿命，提高了SoC的可靠性。
-
公开(公告)号：CN105279050B
公开(公告)日：2019-01-15
申请号：CN201510631952.8
申请日：2015-09-29
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F11/20
Abstract: 本发明公开了一种检测SoC前后端ROM数据一致性的方法，属于集成电路设计技术领域。本方法包括确定产生前端ROM数据、提取电路网表ROM数据、整理输出后端ROM数据和对比前后端ROM数据和结果输出步骤。本发明自动快速地实现了对比前后端ROM数据，降低了人工成本，克服了人工干预的出错率高的问题。
-
公开(公告)号：CN105631127A
公开(公告)日：2016-06-01
申请号：CN201511003139.2
申请日：2015-12-28
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F17/50
CPC classification number: G06F17/5054
Abstract: 本发明公开了一种FPGA转ASIC存储器自动化替换方法，它包括查找FPGA存储器模型、确认存储器类型、关联目标工艺库、FPGA存储器模型替换为目标工艺库存储器模型、修正存储器模型替代过程、输出ASIC替代存储器模型和功能验证步骤。本发明自动快速地实现了FPGA存储模型替代为ASIC存储器模型的过程，降低了人工成本，克服了人工干预的出错率高的问题。
-
公开(公告)号：CN108008919A
公开(公告)日：2018-05-08
申请号：CN201711407780.1
申请日：2017-12-22
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种高速数据处理SSD，属于SSD技术领域。其包括SSD控制器和多个flash芯片，其中，每个flash芯片的编程时间与加载时间之比均为N，多个flash芯片组织成M×N阵列形式，SSD控制器分别与每行flash芯片连接有一条数据总线、一条控制总线以及一条片选总线。该SSD具有存储速度快的优点，适用于对存储速度要求高的设备。
-
Patent Agency Ranking
公开(公告)号：CN105279050A
公开(公告)日：2016-01-27
申请号：CN201510631952.8
申请日：2015-09-29
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F11/20
Abstract: 本发明公开了一种检测SoC前后端ROM数据一致性的方法，属于集成电路设计技术领域。本方法包括确定产生前端ROM数据、提取电路网表ROM数据、整理输出后端ROM数据和对比前后端ROM数据和结果输出步骤。本发明自动快速地实现了对比前后端ROM数据，降低了人工成本，克服了人工干预的出错率高的问题。
-
公开(公告)号：CN104268352A
公开(公告)日：2015-01-07
申请号：CN201410527472.2
申请日：2014-10-09
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F17/50
Abstract: 本发明公开了一种FPGA实现中时钟歪斜的快速修复方法，它涉及高速超大规模集成电路的FPGA设计领域。该方法最大程度上减少了两个时钟之间的歪斜，有效的解决了时序违反问题。该方法通过手动插入时钟延迟链、将时钟模块锁定在指定区域以及手动给时钟分配全局缓冲器等手段，精确控制主时钟和分频时钟的相对时延，从而达到减少两个时钟之间的歪斜的目的。本发明可以应用于所有基于FPGA实现的高速超大规模数字集成电路设计。
-
公开(公告)号：CN110990201B
公开(公告)日：2023-04-28
申请号：CN201911196633.3
申请日：2019-11-29
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种自愈管理控制器、SoC及自愈方法，属于集成电路技术领域。本发明SoC包括IP核、自愈管理控制器和嵌入式FPGA，自愈管理控制器包括CPU、寄存器模块和Tap控制器，Tap控制器通过JTAG链与各多路选择器连接，寄存器模块包括故障标识寄存器和控制信息寄存器。本发明自愈管理控制器能够实时监测SoC中各模块的工作状态，一旦某个模块发生故障，自愈管理控制器可以识别出故障模块，通过JTAG扫描链更改模块连接关系，并用FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，极大节省了自愈逻辑资源开销，延长了SoC的使用寿命，提高了SoC的可靠性。
-
公开(公告)号：CN104268352B
公开(公告)日：2017-03-22
申请号：CN201410527472.2
申请日：2014-10-09
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F17/50
Abstract: 本发明公开了一种FPGA实现中时钟歪斜的快速修复方法，它涉及高速超大规模集成电路的FPGA设计领域。该方法最大程度上减少了两个时钟之间的歪斜，有效的解决了时序违反问题。该方法通过手动插入时钟延迟链、将时钟模块锁定在指定区域以及手动给时钟分配全局缓冲器等手段，精确控制主时钟和分频时钟的相对时延，从而达到减少两个时钟之间的歪斜的目的。本发明可以应用于所有基于FPGA实现的高速超大规模数字集成电路设计。
-
公开(公告)号：CN102981176A
公开(公告)日：2013-03-20
申请号：CN201210579488.9
申请日：2012-12-28
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种适应卫星信号短暂丢失的定位解算方法，它涉及卫星定位导航系统在应对卫星信号短暂丢失后的卫星信息解算、保证连续定位的数字信息处理技术。本发明根据卫星导航定位技术中已有的相关标准及技术，当卫星信号丢失之后，依旧可以保持连续的定位解算结果输出；当卫星信号恢复之后，可以快速的进入正常的卫星信息解算阶段，缩短了重新定位解算的时间。应用本方法，优点是能够有效的应对复杂多变的环境，确保定位系统可以连续的进行位置信息的输出，从而本发明可实现卫星信号短暂丢失后的定位解算。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.036 seconds)
