-
公开(公告)号：CN110990201B
公开(公告)日：2023-04-28
申请号：CN201911196633.3
申请日：2019-11-29
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种自愈管理控制器、SoC及自愈方法，属于集成电路技术领域。本发明SoC包括IP核、自愈管理控制器和嵌入式FPGA，自愈管理控制器包括CPU、寄存器模块和Tap控制器，Tap控制器通过JTAG链与各多路选择器连接，寄存器模块包括故障标识寄存器和控制信息寄存器。本发明自愈管理控制器能够实时监测SoC中各模块的工作状态，一旦某个模块发生故障，自愈管理控制器可以识别出故障模块，通过JTAG扫描链更改模块连接关系，并用FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，极大节省了自愈逻辑资源开销，延长了SoC的使用寿命，提高了SoC的可靠性。
-
公开(公告)号：CN106529067B
公开(公告)日：2019-03-15
申请号：CN201611035107.5
申请日：2016-11-23
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F17/50
Abstract: 本发明公开了一种低功耗时钟动态管理电路及管理方法，涉及集成电路设计领域。本发明方法包括按功能分类触发器、形成SR拓扑结构、时钟控制序列产生、控制序列发送到时钟选择电路、选定触发器工作时钟、功能仿真及时序检查和生成网表步骤。本发明提供了一种可以进行工作时钟选择的时钟触发器结构，通过时钟选择位的控制，可以调整触发器的工作时钟为快速时钟或者慢速时钟，根据数字电路设计功能需求灵活调整触发器的工作时钟频率，既能保证设计功能的正确性，同时最大程度的降低了设计中部分电路的工作频率，减少了功耗。
-
公开(公告)号：CN113466675A
公开(公告)日：2021-10-01
申请号：CN202110576360.6
申请日：2021-05-26
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G01R31/3183
Abstract: 本发明提供了一种测试向量生成方法，属于电路测试技术领域。本发明基于电路仿真数据和测试仪器硬件，采用对数据逐周期提取再合并的方式生成测试向量。该方法主要由待测电路仿真、确定向量周期、逐点提取数据、合并向量数据和生成时序文件步骤组成，最终由向量数据和时序文件组成测试向量。本方法既可以实现任意数量通道上信号任意速率的向量转换，又可以省却VCD文件生成和VCD文件转换成测试向量这两个过程，提高了向量生成效率、数据测试能力和测试灵活性。
-
公开(公告)号：CN110990201A
公开(公告)日：2020-04-10
申请号：CN201911196633.3
申请日：2019-11-29
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种自愈管理控制器、SoC及自愈方法，属于集成电路技术领域。本发明SoC包括IP核、自愈管理控制器和嵌入式FPGA，自愈管理控制器包括CPU、寄存器模块和Tap控制器，Tap控制器通过JTAG链与各多路选择器连接，寄存器模块包括故障标识寄存器和控制信息寄存器。本发明自愈管理控制器能够实时监测SoC中各模块的工作状态，一旦某个模块发生故障，自愈管理控制器可以识别出故障模块，通过JTAG扫描链更改模块连接关系，并用FPGA对故障模块进行逻辑重构，替换故障模块完成SoC自愈，极大节省了自愈逻辑资源开销，延长了SoC的使用寿命，提高了SoC的可靠性。
-
公开(公告)号：CN107885925A
公开(公告)日：2018-04-06
申请号：CN201711067061.X
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F17/50
CPC classification number: G06F17/5081 , G06F17/5009
Abstract: 本发明公开了一种EDA验证阶段的寄存器测试方法，属于集成电路开发技术领域。其包括组建寄存器测试平台、编写寄存器测试程序以及寄存器测试等步骤。本发明测试过程中，寄存器测试程序减少了对测试场景的依赖性，可贯穿整个EDA验证阶段，并实现了最大化的随机测试，是对现有技术的一个重要改进。
-
Patent Agency Ranking
公开(公告)号：CN106529067A
公开(公告)日：2017-03-22
申请号：CN201611035107.5
申请日：2016-11-23
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F17/50
CPC classification number: G06F17/5045
Abstract: 本发明公开了一种双时钟触发器、低功耗时钟动态管理电路及管理方法，涉及集成电路设计领域。本发明方法包括按功能分类触发器、形成SR拓扑结构、时钟控制序列产生、控制序列发送到时钟选择电路、选定触发器工作时钟、功能仿真及时序检查和生成网表步骤。本发明提供了一种可以进行工作时钟选择的时钟触发器结构，通过时钟选择位的控制，可以调整触发器的工作时钟为快速时钟或者慢速时钟，根据数字电路设计功能需求灵活调整触发器的工作时钟频率，既能保证设计功能的正确性，同时最大程度的降低了设计中部分电路的工作频率，减少了功耗。
-
公开(公告)号：CN107885925B
公开(公告)日：2021-06-29
申请号：CN201711067061.X
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F30/398
Abstract: 本发明公开了一种EDA验证阶段的寄存器测试方法，属于集成电路开发技术领域。其包括组建寄存器测试平台、编写寄存器测试程序以及寄存器测试等步骤。本发明测试过程中，寄存器测试程序减少了对测试场景的依赖性，可贯穿整个EDA验证阶段，并实现了最大化的随机测试，是对现有技术的一个重要改进。
-
公开(公告)号：CN111366952A
公开(公告)日：2020-07-03
申请号：CN202010200499.6
申请日：2020-03-20
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G01S19/24
Abstract: 本发明属于卫星导航技术领域，涉及导航数字中频信号的快速处理。在导航数字中频信号处理过程中往往采用基于载波NCO方式来实现剥离载波操作，往往其处理效率不高。本发明采用的方案为，先将本地接收的数字中频信号串行写入数据缓存FIFO中，然后从FIFO中并行读取多组采样数据；通过多路并行载波NCO实现多个采样点的载波剥离；最后再抽样出与伪随机序列频率相关的I/Q数据以方便后续捕获与跟踪处理。处理的最后，将本毫秒最后一个采样点对应的载波NCO的相位值予以保存作为当前通道下次并行处理的初始相位，保证前后数据处理时载波相位的连续性。本发明可以快速实现导航信号的数据处理，提高数据处理效率并降低基带信号处理时所消耗的功耗及处理时间。
-
公开(公告)号：CN115034365A
公开(公告)日：2022-09-09
申请号：CN202210649907.5
申请日：2022-06-10
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明提出了一种面向神经网络处理器的多核并行计算方法，属于深度学习领域，可用于实现多个相同或不同神经网络算法的加速计算。本发明方法通过硬件自动调度与分配的方式，把多个算法的多个计算操作分配给多个神经网络处理器核，并且在每次的计算过程中，最大化使用多个神经网络处理器核计算资源，从而提高计算性能。本方法中计算任务的分配是完全由硬件自动完成的，无需外部软件参与，因此拥有极大的易用性。
-
公开(公告)号：CN113466675B
公开(公告)日：2022-06-21
申请号：CN202110576360.6
申请日：2021-05-26
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G01R31/3183
Abstract: 本发明提供了一种测试向量生成方法，属于电路测试技术领域。本发明基于电路仿真数据和测试仪器硬件，采用对数据逐周期提取再合并的方式生成测试向量。该方法主要由待测电路仿真、确定向量周期、逐点提取数据、合并向量数据和生成时序文件步骤组成，最终由向量数据和时序文件组成测试向量。本方法既可以实现任意数量通道上信号任意速率的向量转换，又可以省却VCD文件生成和VCD文件转换成测试向量这两个过程，提高了向量生成效率、数据测试能力和测试灵活性。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.038 seconds)
