-
公开(公告)号：CN111277273B
公开(公告)日：2024-10-29
申请号：CN202010200917.1
申请日：2020-03-20
Applicant: 中国电子科技集团公司第五十四研究所 , 西安电子科技大学
Abstract: 本发明公开了一种基于delta‑sigma的相位调制电路，属于集成电路领域的一种微电路结构，涉及一种用于频率综合器中实现相位调整的电路。本发明提对传统的mash1‑1‑1架构的delta‑sigma调制器进行改进，在此基础上增加了相位控制模块，能够对输出频率的相位进行编程，可以得到#imgabs0#的相位变化。本发明能够取代混频后移相器的功能，通过调整本振频率的相位，在混频前实现相位的调整，从而大幅缩小了电路规模和整体功耗，对于射频收发通道在频率移相和波束合成有重大意义。
-
公开(公告)号：CN108155891B
公开(公告)日：2021-08-31
申请号：CN201711407046.5
申请日：2017-12-22
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明提供了一种时钟产生电路，涉及集成电路领域。其包括时钟产生本体电路和校准控制单元，时钟产生本体电路包括粗调模块和细调模块；校准控制单元为编程数字电路，时钟产生本体电路产生的时钟信号与校准控制单元相连，校准控制单元输出的粗调控制字和细调控制字分别与时钟产生本体电路的粗调控制接口和细调控制接口相连。本发明采用数字校准方式，具有功耗低、校准速度快、校准精度高的特点，系统简单可靠，具有较高的实际应用价值。
-
公开(公告)号：CN107733407B
公开(公告)日：2020-09-01
申请号：CN201711067657.X
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03K17/22 , H03K17/284 , G06F1/24
Abstract: 本发明提供了一种快速充放电且复位时间可控的上电复位电路，涉及集成电路领域。系统上电的时候，充电电路产生的电流对电容充电，电容上的电压逐渐超过参考电压，比较器输出产生由低电平到高电平的跳变。比较器的输出一路经过反相整形电路，另一路经过延迟控制单元和反相整形电路，两路再经过或运算输出复位信号。本发明的复位信号经过反相器控制电容是否与电源直接相连，从而实现上电过程中对电容的快速充电和掉电时对电容的快速放电；通过对延时控制单元的控制，可以实现对复位时间的控制，从而适应不同的复位时间要求，具有较高的实际应用价值。
-
公开(公告)号：CN107609322B
公开(公告)日：2020-07-28
申请号：CN201711067680.9
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F30/392
Abstract: 本发明公开了一种本振放大电路设计方法，涉及集成电路设计领域。该方法针对某个有风险的技术问题，设计出了多个版本的电路，保证每个版本的的区别只是顶层连线的区别，并择优选择较好的电路版本。本发明可以保证流片的可靠性和正确性，提高成品率和最终芯片的数量，降低单个芯片的成本，是对现有技术的一种重要改进。
-
公开(公告)号：CN109450485A
公开(公告)日：2019-03-08
申请号：CN201811491532.4
申请日：2018-12-07
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种用于模拟基带的幅相校准及本振泄漏抑制电路，属于模拟射频集成电路技术领域。其包括跨导放大器电路、可变增益放大器电路、可调节电阻网络、可调节电容网络，以及可调节偏置电路。该电路具有结构简单可靠，功耗低和占用面积小等特点，非常适合单片集成。
-
Patent Agency Ranking
公开(公告)号：CN109361361A
公开(公告)日：2019-02-19
申请号：CN201811491703.3
申请日：2018-12-07
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种超宽带高线性度上变频电路，属于模拟射频集成电路技术领域。其包括多个顺次级联的I/Q两路有源双平衡混频电路，I/Q两路有源双平衡混频电路包括第一负载电阻对、第二负载电阻对、I路有源双平衡混频对以及Q路有源双平衡混频对，I路、Q路有源双平衡混频对均包括两个带有尾电流源的差分放大对，每个尾电流源均连接有一对互补的开关管。本发明能够同时完成I/Q两路信号的上变频调制，实现超宽带范围的高线性化的信号变频转换，并提高了电路的集成度，增大了输出信号的功率，降低了整体电路功耗，有效减小了芯片面积。
-
公开(公告)号：CN107094016A
公开(公告)日：2017-08-25
申请号：CN201710247106.5
申请日：2017-04-17
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种可实现低抖动的时钟产生电路，涉及一种微电路结构，尤其涉及一种电荷泵锁相式时钟产生电路。针对时钟发生器高速度低抖动的要求，本发明提出了一种新的电路架构：在传统单锁相环架构时钟发生器电路基础上增加一级锁相环电路。第一级锁相环采用片外高Q值的VCO，采用低带宽设计，将第一级的输出作为第二级的参考频率，这样就给第二级提供了一个低抖动的时钟源；第二级VCO采用LC型振荡器，进行高频输出，因此可以获得很好的远端性能，并可以进行高带宽调整，尽量去保留第一级的性能。本发明能够使时钟产生器拥有更好的噪声性能，对提高高频时钟的品质有重大意义，节约研发的投入，具有良好的应用前景。
-
公开(公告)号：CN110149099B
公开(公告)日：2024-08-20
申请号：CN201910564723.7
申请日：2019-06-27
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明涉及一种基于Cascode电感异位耦合的低噪声放大器，属于射频集成电路技术领域。该低噪声放大器的基本放大单元由Cascode共源（射）共栅（基）晶体管和四端口电感异位耦合器构成，其中电感异位耦合器的第一端口连接到电源、第二端口连接到共栅（基）晶体管的栅（基）极、第三端口连接到共源（射）晶体管的源（射）极、第四端口接到地。在低噪声放大器电路中引入电感异位耦合器一方面能够降低噪声系数，防止全反射的发生，另一方面能够优化芯片的版图布局减小芯片尺寸。本发明可应用于中、高频低噪声放大器芯片设计中对带内噪声进行抑制。
-
公开(公告)号：CN109039331B
公开(公告)日：2024-02-27
申请号：CN201811275772.0
申请日：2018-10-30
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03L7/099
Abstract: 本发明公开了一种用于本振电路的全数字8/9预分频电路，属于模拟射频集成电路技术领域。其包括放大比较电路和8/9分频主体电路，放大比较电路包括偏置电路和放大比较主体电路，放大比较主体电路具有信号输入端口和信号输出端口，偏置电路用于对放大比较主体电路的信号输入端口输出偏置电压信号，偏置电路还具有使能信号端口；8/9分频主体电路具有时钟信号输入端口、RN控制信号端口、M控制信号端口和信号输出端口，放大比较主体电路的信号输出端口与8/9分频主体电路的时钟信号输入端口连接。该电路具有结构简单可靠，功耗低和占用面积小等特点，非常适合单片集成。
-
公开(公告)号：CN116707447A
公开(公告)日：2023-09-05
申请号：CN202310638127.5
申请日：2023-06-01
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03D7/16
Abstract: 本发明公开了一种基于噪声抵消的抗干扰无源混频器，属于集成电路技术领域；其为一种利用恒GM补偿电路优化的基于噪声抵消的抗干扰无源混频器，输入射频电压信号一方面通过主支路采用恒GM补偿的跨导单元转成电流信号，再通过电容耦合到无源混频器进行下变频，生成I、Q两路差分中频信号，另一方面通过辅助支路的无源混频器直接下变频生成I、Q两路差分中频信号。由于主支路的跨导单元的反相结构使信号经过一次反相，实现噪声抵消和抗干扰。本发明利用恒GM补偿电路优化的基于噪声抵消的抗干扰无源混频器，在实现噪声抵消和抗干扰要求的同时，在宽温差(‑45℃‑125℃)环境内优化了混频器的增益和抗干扰性能。
-
-
-
-
-
-
-
-
-
Search Results
63
records
(took 0.057 seconds)
