-
公开(公告)号：CN108155891B
公开(公告)日：2021-08-31
申请号：CN201711407046.5
申请日：2017-12-22
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明提供了一种时钟产生电路，涉及集成电路领域。其包括时钟产生本体电路和校准控制单元，时钟产生本体电路包括粗调模块和细调模块；校准控制单元为编程数字电路，时钟产生本体电路产生的时钟信号与校准控制单元相连，校准控制单元输出的粗调控制字和细调控制字分别与时钟产生本体电路的粗调控制接口和细调控制接口相连。本发明采用数字校准方式，具有功耗低、校准速度快、校准精度高的特点，系统简单可靠，具有较高的实际应用价值。
-
公开(公告)号：CN107733407B
公开(公告)日：2020-09-01
申请号：CN201711067657.X
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03K17/22 , H03K17/284 , G06F1/24
Abstract: 本发明提供了一种快速充放电且复位时间可控的上电复位电路，涉及集成电路领域。系统上电的时候，充电电路产生的电流对电容充电，电容上的电压逐渐超过参考电压，比较器输出产生由低电平到高电平的跳变。比较器的输出一路经过反相整形电路，另一路经过延迟控制单元和反相整形电路，两路再经过或运算输出复位信号。本发明的复位信号经过反相器控制电容是否与电源直接相连，从而实现上电过程中对电容的快速充电和掉电时对电容的快速放电；通过对延时控制单元的控制，可以实现对复位时间的控制，从而适应不同的复位时间要求，具有较高的实际应用价值。
-
公开(公告)号：CN107609322B
公开(公告)日：2020-07-28
申请号：CN201711067680.9
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: G06F30/392
Abstract: 本发明公开了一种本振放大电路设计方法，涉及集成电路设计领域。该方法针对某个有风险的技术问题，设计出了多个版本的电路，保证每个版本的的区别只是顶层连线的区别，并择优选择较好的电路版本。本发明可以保证流片的可靠性和正确性，提高成品率和最终芯片的数量，降低单个芯片的成本，是对现有技术的一种重要改进。
-
公开(公告)号：CN107094016A
公开(公告)日：2017-08-25
申请号：CN201710247106.5
申请日：2017-04-17
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明公开了一种可实现低抖动的时钟产生电路，涉及一种微电路结构，尤其涉及一种电荷泵锁相式时钟产生电路。针对时钟发生器高速度低抖动的要求，本发明提出了一种新的电路架构：在传统单锁相环架构时钟发生器电路基础上增加一级锁相环电路。第一级锁相环采用片外高Q值的VCO，采用低带宽设计，将第一级的输出作为第二级的参考频率，这样就给第二级提供了一个低抖动的时钟源；第二级VCO采用LC型振荡器，进行高频输出，因此可以获得很好的远端性能，并可以进行高带宽调整，尽量去保留第一级的性能。本发明能够使时钟产生器拥有更好的噪声性能，对提高高频时钟的品质有重大意义，节约研发的投入，具有良好的应用前景。
-
公开(公告)号：CN112968683A
公开(公告)日：2021-06-15
申请号：CN202110289332.6
申请日：2021-03-18
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03F3/45
Abstract: 本发明公开了一种应用于时钟或者数据接口的高速多模式多通道LVCMOS接口电路，属于模拟集成电路领域。本发明包含3.5mA/7mAlvds接口，8mAlvpecl接口，8mA/16mAHSTL接口的综合接口电路。该电路采用共模反馈电路抑制共模电压。共模电压选择输入电路，电流源模式切换电路来保证电路功能的切换。通过电容抑制通道串扰，通过将输出晶体管源极与漏极拉宽来保证静电击穿。因为没有普通ESD电源与地环的保护电路寄生，电路工作速率大大增加。
-
Patent Agency Ranking
公开(公告)号：CN107733407A
公开(公告)日：2018-02-23
申请号：CN201711067657.X
申请日：2017-11-03
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03K17/22 , H03K17/284 , G06F1/24
CPC classification number: H03K17/223 , G06F1/24 , H03K17/284
Abstract: 本发明提供了一种快速充放电且复位时间可控的上电复位电路，涉及集成电路领域。系统上电的时候，充电电路产生的电流对电容充电，电容上的电压逐渐超过参考电压，比较器输出产生由低电平到高电平的跳变。比较器的输出一路经过反相整形电路，另一路经过延迟控制单元和反相整形电路，两路再经过或运算输出复位信号。本发明的复位信号经过反相器控制电容是否与电源直接相连，从而实现上电过程中对电容的快速充电和掉电时对电容的快速放电；通过对延时控制单元的控制，可以实现对复位时间的控制，从而适应不同的复位时间要求，具有较高的实际应用价值。
-
公开(公告)号：CN106656046A
公开(公告)日：2017-05-10
申请号：CN201611059441.4
申请日：2016-11-25
Applicant: 中国电子科技集团公司第五十四研究所
Abstract: 本发明提供了一种带有使能功能的电阻电容振荡器电路，该发明适用于集成电路领域。电路产生的振荡信号的周期与第四电阻和第一电容乘积成比例关系。电路中第一电阻与第四PMOS管和第四NMOS管的栅极电容形成低通滤波器，对振荡器产生的信号进行滤波整形，降低信号噪声。当电路工作时，第八NMOS管，第九NMOS管，第十NMOS管，第八PMOS管，第九PMOS管和第十PMOS管导通，可以屏蔽电源的干扰和噪声，降低振荡器产生的信号的噪声。当不需要振荡器工作时，可以通过使能控制端关闭振荡器电路从而减小对其他模块的干扰同时降低系统功耗和噪声。
-
公开(公告)号：CN106533373A
公开(公告)日：2017-03-22
申请号：CN201611033341.4
申请日：2016-11-22
Applicant: 中国电子科技集团公司第五十四研究所
CPC classification number: H03F1/523 , H03F3/45636
Abstract: 本发明提供了一种防止全差分运算放大器共模闩锁的电路，涉及集成电路领域，当全差分运算放大器共模输出发生闩锁的时候，触发防闩锁保护电路工作。低电平闩锁检测电路检测到共模输出闩锁在低电平时，控制充电电路对输出级电路充电，解除共模输出低电平的闩锁状态；高电平闩锁检测电路检测到共模输出闩锁在高电平时，控制放电电路对输出级电路放电，解除共模输出高电平的闩锁状态。当全差分运算放大器的共模输出解除闩锁状态回到正常状态时，防闩锁保护电路不工作从而不影响差分运算放大器工作。本发明可以防止全差分运算放大器的共模闩锁，闩锁状态解除后防闩锁保护电路处于休眠状态，不会影响全差分运算放大器工作性能，并且不会引入额外的功耗。
-
公开(公告)号：CN110504946B
公开(公告)日：2024-03-22
申请号：CN201910889908.5
申请日：2019-09-20
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03H11/12
Abstract: 本发明公开了一种多功能滤波器电路，涉及集成电路技术领域。其包括I路差分Sallen‑Key有源滤波器模块、多功能配置网络模块和Q路差分Sallen‑Key有源滤波器模块；该电路通过多功能网络模块的配置可以实现零中频架构中I路和Q路单独工作的差分Sallen‑Key型二阶有源滤波器以及低中频架构中基于I路和Q路两条反馈路径实现的复数域中的二阶带通滤波器；在各种模式下都可以根据需要对滤波器进行相应的增益和带宽配置。本发明通过电路的复用和重构实现了基于Sallen‑Key有源滤波器的多功能滤波器，可以极大地降低整个收发芯片的芯片面积和功耗，具有较高的实际应用价值。
-
公开(公告)号：CN113162610A
公开(公告)日：2021-07-23
申请号：CN202110289323.7
申请日：2021-03-18
Applicant: 中国电子科技集团公司第五十四研究所
IPC: H03K23/66
Abstract: 本发明公开了一种应用于锁相环(PLL)电路的一种高速连续整数分频电路，属于集成电路架构领域。本发明包含高速4/5分频电路，模拟方式实现的可编程6位P计数器，2位S计数器与逻辑检测电路。高速4/5分频采用CML结构实现。改进型TSPC D触发器可以实现停止与异步置数功能。采用异步逻辑设计PS计数器。检测电路兼容复位功能，过2检测逻辑增加电路工作速度。按照上述方案设计，分频电路的工作速度不再受限于分频器位数的影响，改进的触发器与逻辑检测电路提升了电路工作速度，可以实现1GHZ以上的超高速连续整数分频(本结构分频电路在180nm工艺下达到1GHz)。本发明可用于片上集成电路设计中需要高速连续整数分频的场合。
-
-
-
-
-
-
-
-
-
Search Results
26
records
(took 0.087 seconds)
