利用阶梯形电极实现纳米梁驱动与压阻检测结构及方法

    公开(公告)号:CN101565162A

    公开(公告)日:2009-10-28

    申请号:CN200910052443.4

    申请日:2009-06-03

    IPC分类号: B82B1/00 B82B3/00 G01L1/18

    摘要: 本发明涉及利用阶梯形电极实现纳米梁驱动与压阻检测结构及方法。其特征在于纳米梁上部的金属电极为阶梯形,电极两端与纳米梁间的间隙小于100纳米,而中间部分的电极间隙在1-2微米。所述的阶梯形电极两端与纳米梁形成MIS电容结构。当阶梯形电极与纳米梁间的电压超过MIS电容的阈值电压时,MIS电容下的空间电荷区达到最大值,空间电荷区下的电阻仅为应力的函数,可以用于纳米梁的压阻检测。阶梯形电极的中心部分由于间隙大,对纳米梁的电阻值影响小,中心部分对纳米梁的驱动效率高,用于对纳米梁实现静电驱动。

    纳米梁上MOS电容衬底的压阻结构及检测方法

    公开(公告)号:CN100573071C

    公开(公告)日:2009-12-23

    申请号:CN200710173683.0

    申请日:2007-12-28

    IPC分类号: G01L1/18 B81B7/02

    摘要: 本发明提出了一种MOS电容衬底的压阻结构及检测方法,以实现对纳米厚度梁的弯曲的压阻检测。本发明是在半导体纳米厚度梁上制作MOS电容结构。检测时在MOS电容上施加电压使MOS电容下纳米梁中形成强反型层与空间电荷区。不导电的空间电荷区使其下方的衬底电阻相对于梁中性面不对称,可以作为力敏电阻用于纳米梁的弯曲的测量。由于形成强反型层后,空间电荷区达到最大深度,MOS电容衬底力敏电阻的阻值不随栅极电压变化而变化,避免了现有的MOS沟道压阻结构中因负反馈引起的灵敏度下降,并且抗干扰能力强。提供的MOS电容衬底压阻结构也避免了纳米梁上制作力敏电阻所必需解决的重掺杂浅结制作难题。

    纳米梁上MOS电容衬底的压阻结构及检测方法

    公开(公告)号:CN101251426A

    公开(公告)日:2008-08-27

    申请号:CN200710173683.0

    申请日:2007-12-28

    IPC分类号: G01L1/18 B81B7/02

    摘要: 本发明提出了一种MOS电容衬底的压阻结构及检测方法,以实现对纳米厚度梁的弯曲的压阻检测。本发明是在半导体纳米厚度梁上制作MOS电容结构。检测时在MOS电容上施加电压使MOS电容下纳米梁中形成强反型层与空间电荷区。不导电的空间电荷区使其下方的衬底电阻相对于梁中性面不对称,可以作为力敏电阻用于纳米梁的弯曲的测量。由于形成强反型层后,空间电荷区达到最大深度,MOS电容衬底力敏电阻的阻值不随栅极电压变化而变化,避免了现有的MOS沟道压阻结构中因负反馈引起的灵敏度下降,并且抗干扰能力强。提供的MOS电容衬底压阻结构也避免了纳米梁上制作力敏电阻所必需解决的重掺杂浅结制作难题。