一种混合集成光量子芯片的制备方法及其结构

    公开(公告)号:CN114137660A

    公开(公告)日:2022-03-04

    申请号:CN202111437447.1

    申请日:2021-11-29

    Abstract: 本申请实施例所公开的一种混合集成光量子芯片的制备方法及其结构,其中制备方法包括获取待刻蚀结构和待转移结构,待刻蚀结构包括量子点层,待转移结构包括待转移区域,进而对待刻蚀结构进行刻蚀处理,使得在量子点层形成波导结构,之后利用聚合物拾取波导结构,并转移至待转移结构的待转移区域上,得到光量子芯片。基于本申请实施例利用聚合物拾取波导结构,并转移至待转移结构的待转移区域上,得到光量子芯片,可以提高耦合效率,减小芯片的体积。

    Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法

    公开(公告)号:CN112018025A

    公开(公告)日:2020-12-01

    申请号:CN201910471852.1

    申请日:2019-05-31

    Abstract: 本发明提供一种Ⅲ-Ⅴ族化合物半导体异质键合结构的制备方法,包括:提供单晶Ⅲ-Ⅴ族化合物半导体基底和异质支撑衬底,且单晶Ⅲ-Ⅴ族化合物半导体基底具有第一键合面,异质支撑衬底具有第二键合面;于第一键合面上形成第一氧化铝介质层,于第二键合面上形成第二氧化铝介质层;将第一氧化铝介质层与第二氧化铝介质层进行键合。氧化铝薄膜具有很高的表面能,可在低温键合条件下得到很高的键合质量,且氧化铝薄膜是非晶态材料,对水分子具有很好的吸收性和透过性,可以有效的排除键合过程中在键合界面产生的气体,因此,本发明通过采用氧化铝介质层实现Ⅲ-Ⅴ族化合物半导体异质键合,可以获得高的键合强度、键合界面无泡的高质量键合界面。

    降低薄膜剥离热应力的异质结构薄膜的制备方法

    公开(公告)号:CN111799368A

    公开(公告)日:2020-10-20

    申请号:CN202010602406.2

    申请日:2020-06-29

    Abstract: 本发明涉及半导体材料制备领域,本发明公开了一种降低薄膜剥离热应力的异质结构薄膜的制备方法,具体地,首先提供异质结构薄膜衬底,该异质结构薄膜衬底包括相对设置的第一表面和第二表面;在第一表面上依次沉积第一铟层和第一金层,形成第一待键合衬底;其次,提供支撑衬底;在支撑衬底的第三表面依次沉积第二铟层和第二金层,形成第二待键合衬底;将第一待键合衬底置于第二待键合衬底上,且第一金层与该第二金层接触,形成待键合衬底;最后,对该第二表面施加作用力,同时对待键合衬底进行键合、退火和剥离转移,得到异质结构薄膜。本发明提供的异质结构薄膜的制备方法具有提高剥离转移后的压电薄膜面积和不易造成薄膜裂片的特点。

    一种混合集成光量子芯片的制备方法及其结构

    公开(公告)号:CN114137660B

    公开(公告)日:2023-03-21

    申请号:CN202111437447.1

    申请日:2021-11-29

    Abstract: 本申请实施例所公开的一种混合集成光量子芯片的制备方法及其结构,其中制备方法包括获取待刻蚀结构和待转移结构,待刻蚀结构包括量子点层,待转移结构包括待转移区域,进而对待刻蚀结构进行刻蚀处理,使得在量子点层形成波导结构,之后利用聚合物拾取波导结构,并转移至待转移结构的待转移区域上,得到光量子芯片。基于本申请实施例利用聚合物拾取波导结构,并转移至待转移结构的待转移区域上,得到光量子芯片,可以提高耦合效率,减小芯片的体积。

    一种降低异质结构薄膜退火热应力的方法

    公开(公告)号:CN111799215B

    公开(公告)日:2021-05-11

    申请号:CN202010602620.8

    申请日:2020-06-29

    Abstract: 本发明涉及半导体技术领域,本发明公开了一种降低异质结构薄膜退火热应力的方法。该方法的具体步骤如下:提供异质衬底和支撑衬底;通过低热导率介质对该异质衬底和该支撑衬底进行键合,形成介质层键合衬底;将该介质层键合衬底置于退火炉中进行退火,该异质衬底的退火曲线满足第一预设公式,该支撑衬底的退火曲线满足第二预设公式,以使该异质衬底退火时的热膨胀量等于该支撑衬底退火时的热膨胀量。本发明提供的上述降低异质结构薄膜退火热应力的方法具有降低薄膜退火热应力,进而提高不同衬底之间的键合力和薄膜质量的特点。

    一种硅基光子集成模块及其制备方法

    公开(公告)号:CN111244227B

    公开(公告)日:2023-07-18

    申请号:CN202010062554.X

    申请日:2020-01-19

    Abstract: 本申请涉及一种硅基光子集成模块及其制备方法,在SOI衬底的顶层硅上刻蚀形成硅波导;将N型InP薄膜采用离子束剥离的方法转移到SOI衬底上,形成InP层;在InP层上依次外延生长形成第一限制层、有源层和第二限制层;对第一限制层、有源层和第二限制层进行刻蚀,形成光电器件的台面;在InP层上外延生长形成探测器PIN结构;对探测器PIN结构进行刻蚀,形成探测器的台面;对光电器件的台面进行H离子注入,并进行P型隔离;对InP层进行刻蚀以隔离光电器件和探测器,并将硅波导与空气接触;在InP层、光电器件和探测器的表面沉积电极。如此,可以降低硅基光子集成的难度,可以缩小光子芯片的尺寸。

    一种SiC基InP光子集成模块及其制备方法

    公开(公告)号:CN111146681B

    公开(公告)日:2022-03-15

    申请号:CN201911320620.2

    申请日:2019-12-19

    Abstract: 本申请提供一种SiC基InP光子集成模块的制备方法,包括以下步骤:获取单晶SiC衬底层;在单晶SiC衬底层上制备Fe掺杂的InP薄膜层,形成异质衬底;在异质衬底上采用异质外延生长方法依次层叠制备波导层和有源层;对有源层进行光栅刻蚀并在有源层上制备电极接触层;对波导层、有源层和电极接触层进行刻蚀,制备分布式反馈激光器,并制备放大器和调制器中的任意一种;采用选区外延方法在Fe掺杂的InP薄膜层上依次制备波导接触层和探测器结构;对探测器结构进行刻蚀,制备探测器。本申请实施例提供的SiC基InP光子集成模块的制备方法中,将InP与SiC基衬底结合,制备了低热阻,低失配的SiC基InP光子集成模块。

    一种集成量子纠缠光源的光量子芯片的制备方法及其结构

    公开(公告)号:CN114142946A

    公开(公告)日:2022-03-04

    申请号:CN202111436608.5

    申请日:2021-11-29

    Abstract: 本申请实施例所公开的一种集成量子纠缠光源的光量子芯片的制备方法及其结构,制备方法包括获取待刻蚀结构和待转移结构,该待刻蚀结构自下而上依次包括基底、牺牲层和待刻蚀层,待转移结构的上表面包括待转移区域和待刻蚀区域,进而对待刻蚀结构进行刻蚀处理,使得在待刻蚀层形成波导光栅耦合结构,得到待腐蚀结构,并对待腐蚀结构进行腐蚀处理,去除牺牲层,得到量子点薄膜,之后将量子点薄膜转移至待转移结构上的待转移区域,并在待刻蚀区域刻蚀出待施压区域,得到光量子芯片。基于本申请实施例通过在待刻蚀区域上刻蚀待施压区域以施加驱动电压,通过压电效应来调控精细结构分裂,提高量子纠缠光源的产率,实现片上量子纠缠光源的光量子芯片。

    降低薄膜剥离热应力的异质结构薄膜的制备方法

    公开(公告)号:CN111799368B

    公开(公告)日:2021-06-22

    申请号:CN202010602406.2

    申请日:2020-06-29

    Abstract: 本发明涉及半导体材料制备领域,本发明公开了一种降低薄膜剥离热应力的异质结构薄膜的制备方法,具体地,首先提供异质结构薄膜衬底,该异质结构薄膜衬底包括相对设置的第一表面和第二表面;在第一表面上依次沉积第一铟层和第一金层,形成第一待键合衬底;其次,提供支撑衬底;在支撑衬底的第三表面依次沉积第二铟层和第二金层,形成第二待键合衬底;将第一待键合衬底置于第二待键合衬底上,且第一金层与该第二金层接触,形成待键合衬底;最后,对该第二表面施加作用力,同时对待键合衬底进行键合、退火和剥离转移,得到异质结构薄膜。本发明提供的异质结构薄膜的制备方法具有提高剥离转移后的压电薄膜面积和不易造成薄膜裂片的特点。

Patent Agency Ranking