-
公开(公告)号：CN1226774C
公开(公告)日：2005-11-09
申请号：CN03142205.5
申请日：2003-08-11
Applicant: 中国科学院上海技术物理研究所 , 华东师范大学
IPC: H01L21/02 , H01L21/822
Abstract: 本发明公开了一种适合于制造射频电路的含氧化多孔硅的低阻硅衬底。该衬底的一个表面由区域1和区域2甚至区域3组成，区域1是低阻硅区域，区域2和区域3是形成在低阻硅衬底上的含氧化多孔硅区域。在区域1上适合于制造有源器件，在区域2、区域3上适合于制造无源器件，由此达到在低阻硅上制造射频、微波和毫米波波段等单片集成电路的目的。同时本发明还公开了该衬底的制备，包括：以低阻硅为原料，用金属或氮化硅做掩膜，选择区域形成多孔硅，氧化，涂敷聚酰亚胺，成膜、亚胺化等四步。本发明的优点是可以满足不同射频电路对衬底的要求。同时可以极大降低低阻硅衬底的阻抗损耗和导体损耗；可以使无源元器件和有源元器件集成在一片低阻硅衬底上。
-
公开(公告)号：CN1484280A
公开(公告)日：2004-03-24
申请号：CN03142205.5
申请日：2003-08-11
Applicant: 中国科学院上海技术物理研究所 , 华东师范大学
IPC: H01L21/02 , H01L21/822
Abstract: 本发明公开了一种适合于制造射频电路的含氧化多孔硅的低阻硅衬底。该衬底的一个表面由区域1和区域2甚至区域3组成，区域1是低阻硅区域，区域2和区域3是形成在低阻硅衬底上的含氧化多孔硅区域。在区域1上适合于制造有源器件，在区域2、区域3上适合于制造无源器件，由此达到在低阻硅上制造射频、微波和毫米波波段等单片集成电路的目的。同时本发明还公开了该衬底的制备，包括：以低阻硅为原料，用金属或氮化硅做掩膜，选择区域形成多孔硅，氧化，涂敷聚酰亚胺，成膜、亚胺化等四步。本发明的优点是可以满足不同射频电路对衬底的要求。同时可以极大降低低阻硅衬底的阻抗损耗和导体损耗；可以使无源元器件和有源元器件集成在一片低阻硅衬底上。
-
公开(公告)号：CN104200009B
公开(公告)日：2017-03-29
申请号：CN201410391771.8
申请日：2014-08-11
Applicant: 华东师范大学
IPC: G06F17/50
Abstract: 本发明公开了一种多层电路结构高密度布线的可视化交互仿真方法，其特点采用Labview软件协同ADS软件对光电集成或RF集成SOC结构进行可视化编程，实时交互地监测多层封装结构的串扰效应，以串扰波形和眼图仿真进行电性能的优化设计具体包括：Labview软件的界面开发、ADS协同仿真和优化设计步骤。本发明与现有技术相比具有实时交互地监测多层封装结构中的串扰效应影响，利用串扰波形和眼图仿真结果进行优化设计，大大减少了多层封装结构中的串扰效应影响，确保高密度布线的电性能，测试所需的硬件设备少，软件仿真的周期短，进一步降低仿真设计成本。
-
Patent Agency Ranking
公开(公告)号：CN104484509B
公开(公告)日：2017-05-24
申请号：CN201410700068.0
申请日：2014-11-28
Applicant: 华东师范大学
IPC: G06F17/50
Abstract: 本发明公开了一种穿孔式高增益光电系统级封装结构的热疲劳优化设计方法，其特点是该封装结构的热疲劳优化设计包括：封装结构的三维建模、结构模型的热疲劳分析和协同仿真以及调整结构参数进行多次循环收敛的对比验证，直至选取到电磁和热疲劳性能最佳的结构参数结束优化设计。本发明与现有技术相比具有优化过程简便，仿真周期短，参数提取精确，从而降低失效的可能性，为制作工艺提供参考依据，而且使用方便、直观、高效，有效降低封装结构的设计成本。
-
公开(公告)号：CN103106310B
公开(公告)日：2016-04-06
申请号：CN201310052926.0
申请日：2013-02-19
Applicant: 华东师范大学
IPC: G06F17/50
Abstract: 本发明公开了一种光电集成封装结构的电性能优化设计方法，其特点是该方法在进行光电器件和读出IC模块封装电性能设计时，将HFSS软件应用于封装结构的电性能模拟,通过与EWB或POWERPCB软件协同仿真，进行输入端口信号焊盘串扰和干扰进行仿真，从而优化封装结构电特性。本发与现有技术相比具有精度高、使用方便，省略了人工运算步骤，通过设计仿真可以较好的解决了信号端口和通道的串扰，减少封装结构的杂散电感、电容和电阻及其产生的噪声，提高封装结构的电性能，有效避免失效，降低成本。
-
公开(公告)号：CN104200009A
公开(公告)日：2014-12-10
申请号：CN201410391771.8
申请日：2014-08-11
Applicant: 华东师范大学
IPC: G06F17/50
Abstract: 本发明公开了一种多层电路结构高密度布线的可视化交互仿真方法，其特点采用Labview软件协同ADS软件对光电集成或RF集成SOC结构进行可视化编程，实时交互地监测多层封装结构的串扰效应，以串扰波形和眼图仿真进行电性能的优化设计具体包括：Labview软件的界面开发、ADS协同仿真和优化设计步骤。本发明与现有技术相比具有实时交互地监测多层封装结构中的串扰效应影响，利用串扰波形和眼图仿真结果进行优化设计，大大减少了多层封装结构中的串扰效应影响，确保高密度布线的电性能，测试所需的硬件设备少，软件仿真的周期短，进一步降低仿真设计成本。
-
公开(公告)号：CN104484509A
公开(公告)日：2015-04-01
申请号：CN201410700068.0
申请日：2014-11-28
Applicant: 华东师范大学
IPC: G06F17/50
Abstract: 本发明公开了一种穿孔式高增益光电系统级封装结构的热疲劳优化设计，其特点是该封装结构的热疲劳优化设计包括：封装结构的三维建模、结构模型的热疲劳分析和协同仿真以及调整结构参数进行多次循环收敛的对比验证，直至选取到电磁和热疲劳性能最佳的结构参数结束优化设计。本发明与现有技术相比具有优化过程简便，仿真周期短，参数提取精确，从而降低失效的可能性，为制作工艺提供参考依据，而且使用方便、直观、高效，有效降低封装结构的设计成本。
-
公开(公告)号：CN103106310A
公开(公告)日：2013-05-15
申请号：CN201310052926.0
申请日：2013-02-19
Applicant: 华东师范大学
IPC: G06F17/50
Abstract: 本发明公开了一种光电集成封装结构的电性能优化设计方法，其特点是该方法在进行光电器件和读出IC模块封装电性能设计时，将HFSS软件应用于封装结构的电性能模拟,通过与EWB或POWERPCB软件协同仿真，进行输入端口信号焊盘串扰和干扰进行仿真，从而优化封装结构电特性。本发与现有技术相比具有精度高、使用方便，省略了人工运算步骤，通过设计仿真可以较好的解决了信号端口和通道的串扰，减少封装结构的杂散电感、电容和电阻及其产生的噪声，提高封装结构的电性能，有效避免失效，降低成本。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.053 seconds)
