公开(公告)号：CN112053723A

公开(公告)日：2020-12-08

申请号：CN202010975003.2

申请日：2020-09-16

申请人： 中国科学院微电子研究所

发明人： 靳磊 ,  王治煜 ,  候伟 ,  贾信磊 ,  李春龙 ,  霍宗亮 ,  叶甜春

IPC分类号： G11C16/08 ,  G11C16/34 ,  G11C16/04

摘要： 本申请提供一种三维闪存预充方法，用于对三维闪存结构进行预充，所述三维闪存结构的底部选择栅BSG与共源线CSL相连，连接相同的电压；所述预充方法在对三维闪存进行预充过程中，在目标时间段内为底部选择栅BSG与共源线CSL施加大于目标电压值的电压，从而能够加快预充速度，缩短预充时间，在目标时间段内即可使得沟道预充电势均达到目标值。

公开(公告)号：CN111370046A

公开(公告)日：2020-07-03

申请号：CN202010196549.8

申请日：2020-03-19

申请人： 中国科学院微电子研究所

发明人： 靳磊 ,  王治煜 ,  候伟 ,  贾信磊 ,  李春龙 ,  霍宗亮

IPC分类号： G11C16/04 ,  G11C16/10 ,  G11C16/08

摘要： 本申请公开了一种三维存储器的编程方法及编程系统，该方法对待编程存储结构的第一预设字线提供第一导通波形，对预设存储结构的第三预设字线和第四预设字线分别提供第二导通波形和第三导通波形，在第一阶段，由于第二导通波形的第五预设值大于第一导通波形的第二预设值，此时三维存储器沟道中的残余电子被预设存储结构吸引，到达预设存储结构的沟道中；为了避免残余电子返回待编程存储结构，第三导通波形在第五阶段时，导通电压从第七预设值降低为第八预设值，配合第二预设字线中通过的电压在预设存储结构中形成一个电压势垒，从而避免了残余电子对待编程存储结构的编程过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。

公开(公告)号：CN112053723B

公开(公告)日：2023-05-05

申请号：CN202010975003.2

申请日：2020-09-16

申请人： 中国科学院微电子研究所

发明人： 靳磊 ,  王治煜 ,  候伟 ,  贾信磊 ,  李春龙 ,  霍宗亮 ,  叶甜春

IPC分类号： G11C16/08 ,  G11C16/34 ,  G11C16/04

摘要： 本申请提供一种三维闪存预充方法，用于对三维闪存结构进行预充，所述三维闪存结构的底部选择栅BSG与共源线CSL相连，连接相同的电压；所述预充方法在对三维闪存进行预充过程中，在目标时间段内为底部选择栅BSG与共源线CSL施加大于目标电压值的电压，从而能够加快预充速度，缩短预充时间，在目标时间段内即可使得沟道预充电势均达到目标值。

公开(公告)号：CN111370046B

公开(公告)日：2022-04-19

申请号：CN202010196549.8

申请日：2020-03-19

申请人： 中国科学院微电子研究所

发明人： 靳磊 ,  王治煜 ,  候伟 ,  贾信磊 ,  李春龙 ,  霍宗亮

IPC分类号： G11C16/04 ,  G11C16/10 ,  G11C16/08

摘要： 本申请公开了一种三维存储器的编程方法及编程系统，该方法对待编程存储结构的第一预设字线提供第一导通波形，对预设存储结构的第三预设字线和第四预设字线分别提供第二导通波形和第三导通波形，在第一阶段，由于第二导通波形的第五预设值大于第一导通波形的第二预设值，此时三维存储器沟道中的残余电子被预设存储结构吸引，到达预设存储结构的沟道中；为了避免残余电子返回待编程存储结构，第三导通波形在第五阶段时，导通电压从第七预设值降低为第八预设值，配合第二预设字线中通过的电压在预设存储结构中形成一个电压势垒，从而避免了残余电子对待编程存储结构的编程过程产生串扰，实现了避免残余电子对编程抑制操作产生不良影响的目的。