-
公开(公告)号：CN118866054A
公开(公告)日：2024-10-29
申请号：CN202411032000.X
申请日：2024-07-30
申请人： 中国科学院微电子研究所
IPC分类号： G11C16/08 , G11C16/10 , G11C16/04 , G06N3/0442 , G06N3/0895
摘要： 本公开提供了一种漏电抑制方法和装置，可以应用于非易失性存储器技术领域。该漏电抑制方法包括：将待存储数据输入目标神经网络，输出字线偏移地址，其中，字线偏移地址是与待存储数据中的数据状态值对应的最能抑制快闪存储器中相邻字线彼此之间漏电的地址；从快闪存储器的预存字线地址中确定字线基地址；基于字线基地址和字线偏移地址，从快闪存储器的字线中确定目标字线；通过使用目标字线将数据状态值写入快闪存储器的存储单元，来抑制漏电。
-
公开(公告)号：CN118671537A
公开(公告)日：2024-09-20
申请号：CN202310250651.5
申请日：2023-03-14
申请人： 中国科学院微电子研究所
IPC分类号： G01R31/26
摘要： 本发明公开了一种基于伪MOS特性的MOS管界面态密度检测方法，属于半导体技术领域。方法包括：提供一具有伪MOS表征结构的绝缘体上硅SOI晶圆，SOI晶圆至少包括从下至上依次层叠的衬底、埋氧层、硅膜层和电极；获取埋氧层和硅膜层之间的界面态电容值、埋氧层的电容值、以及硅膜层在栅电流峰值下对应的电容值；将界面态电容值、埋氧层的电容值和硅膜层在栅电流峰值下对应的电容值，代入预先构建的电容计算模型中，确定SOI晶圆的总电容值的变化量；根据SOI晶圆的总电容值的变化量确定埋氧层和硅膜层之间的界面态密度大小。上述方法可以通过SOI晶圆的总电容值的变化量快速准确的反映出埋氧层和硅膜层之间的界面态密度大小。
-
公开(公告)号：CN112953527B
公开(公告)日：2024-07-05
申请号：CN202110270786.9
申请日：2021-03-12
申请人： 中国科学院微电子研究所
IPC分类号： H03L7/099
摘要： 本发明提供了一种快速锁定的锁相环结构及电子设备，至少包括：鉴频鉴相器和电荷泵；鉴频鉴相器用于接收输入信号和反馈信号，且依据输入信号和反馈信号，生成第一至第四输出信号；电荷泵包括第一充放电单元和第二充放电单元；其中，所述第一输出信号用于控制所述第一充放电单元的充电状态；所述第二输出信号用于控制所述第一充放电单元的放电状态；所述第三输出信号用于控制所述第二充放电单元的充电状态；所述第四输出信号用于控制所述第二充放电单元的放电状态。也就是说，通过鉴频鉴相器控制两个充放电单元的充电状态，可以极大程度的提高充电速度，进而缩短充电时间，进而有效减少锁相环结构的锁定时间，实现了锁相环结构的快速锁定。
-
公开(公告)号：CN113805815B
公开(公告)日：2024-03-01
申请号：CN202111110006.0
申请日：2021-09-18
申请人： 中国科学院微电子研究所
摘要： 本申请公开了一种用于闪存的数据恢复方法、装置及系统，闪存中存储有存储数据和校验信息，其中在闪存中写入数据之前，可以对存储数据进行分解得到分解数据，根据分解数据可以得到校验信息。在进行数据的读取时，可以基于第一读电压对闪存进行读取得到第一原始数据，对第一原始数据进行ECC译码和纠错得到第一纠错数据，利用第一原始数据和第一纠错数据，对第三读电压进行补偿得到第三理论最佳读电压，无需传统重读纠错方法所需的额外读操作即可确定闪存读操作所需要的读电压，有效降低了原始误码率。
-
公开(公告)号：CN112992857B
公开(公告)日：2023-08-25
申请号：CN202110181463.2
申请日：2021-02-09
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/528 , H01L23/367 , H01L23/467 , H01L23/473 , H01L21/768 , H01L27/092 , H01L21/8238
摘要： 公开了一种侧壁互连结构中带散热管道的半导体装置及其制造方法及包括这种半导体装置的电子设备。根据实施例，半导体装置可以包括：承载衬底，具有彼此相邻的第一区和第二区；第一区上的半导体器件；以及第二区上的互连结构。互连结构可以包括：电隔离层；电隔离层中的导电结构，其中，半导体器件中的至少一部分需要电连接的部件与互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及电隔离层中的散热管道。
-
公开(公告)号：CN113050012B
公开(公告)日：2023-05-05
申请号：CN202110276674.4
申请日：2021-03-15
申请人： 中国科学院微电子研究所
IPC分类号： G01R35/00
摘要： 本发明提供了一种眼图参考电压的校准方法及装置，包括：确定眼图的上边界和下边界；基于所述上边界和所述下边界，推算存在目标参考电压的目标区域；在所述目标区域内进行扫描，确定所述目标参考电压。该校准方法首先确定眼图范围，在结合数据推算的方式，找出存在目标参考电压的目标区域，之后再在该目标区域内进行扫描以获得目标参考电压，即减少了目标区域以外的扫描次数，提高了目标参考电压的校准效率。
-
公开(公告)号：CN115763392A
公开(公告)日：2023-03-07
申请号：CN202211467513.4
申请日：2022-11-22
申请人： 中国科学院微电子研究所
IPC分类号： H01L23/34 , H01L23/31 , H01L21/324
摘要： 本发明公开了一种自愈器件及芯片，涉及电子技术领域，自愈器件包括：第一自愈电极、第二自愈电极、中间硅层、第一硅层掺杂、第二硅层掺杂、密封层、衬底；向第一自愈电极施加第一预设阈值电信号，第二自愈电极施加第二预设阈值电信号，衬底施加第三预设阈值电信号，中间硅层在封闭空间内升温，并开始自愈，施加电压持续第四预设阈值时长后停止，停止达到第四预设阈值时长后完成一个周期，并重复一个周期的操作达到第五预设阈值时长后完成自愈。本申请调控粒度小，易于与硅基功能电路集成，成本低、集成度高。
-
公开(公告)号：CN115704851A
公开(公告)日：2023-02-17
申请号：CN202110821535.5
申请日：2021-07-20
申请人： 中国科学院微电子研究所
IPC分类号： G01R31/26
摘要： 本发明提供一种确定热载流子效应最坏偏置点的方法、装置、介质及设备，方法包括：构建FDSOI器件的热载流子效应模型；确定所述热载流子效应模型中各模型参数的参数值，所述模型参数包括：时间幂律、第一拟合参数、第二拟合参数、工艺参数、阈值电压、漏电压及饱和漏电压；根据仿真需求创建输入网表；基于所述输入网表对所述热载流子效应模型进行仿真，确定热载流子效应最坏偏置点；如此，可以在热载流子效应模型各参数(除栅电压)已知的情况下，对FDSOI器件HCI效应进行仿真，获得不同栅电压下对应的仿真结果(阈值电压的退化量)，从而根据仿真结果确定出最坏偏置点，进而可以对FDSOI器件的性能进行有效提升。
-
公开(公告)号：CN109687860B
公开(公告)日：2022-12-02
申请号：CN201811607524.1
申请日：2018-12-27
申请人： 中国科学院微电子研究所
IPC分类号： H03K19/0175 , H03K19/21
摘要： 本申请涉及一种多相时钟串行器及信号转换系统，所述多相时钟串行器，应用在具有单一频率的信号转换系统中，包括多路并行数据预处理电路、等宽连续脉冲信号产生电路和多路复用电路；通过多路并行数据预处理电路对多路并行数据进行预处理，得到多个预处理串行数据，同时为后续的串行提供充足的建立时间；而所述等宽连续脉冲信号产生电路能够产生多个等宽脉冲信号，使得多路复用电路能够根据多个等宽时钟脉冲将多路预处理串行数据进行最终的串行处理，从而得到串行数据流。等宽脉冲信号的产生无需使用分频器，从而简化了多相时钟串行器的结构。
-
公开(公告)号：CN115249744A
公开(公告)日：2022-10-28
申请号：CN202110454952.0
申请日：2021-04-26
申请人： 中国科学院微电子研究所
IPC分类号： H01L29/78 , H01L29/94 , H01L29/49 , H01L29/66 , H01L21/04 , H01L21/329 , H01L21/336 , H01L21/28
摘要： 本发明公开了一种碳化硅MOS器件及其制备方法，属于半导体功率器件技术领域，解决了采用超高温氧化或者采用不同气氛的高温退火工艺改善栅氧化层工艺复杂、条件苛刻的问题。该器件包括依次层叠的下表面电极、SiC外延片、栅氧化层和多晶硅电极，多晶硅电极内注入的五价元素和/或三价元素扩散至栅氧化层。该方法为对SiC外延片进行氧化处理，上表面的氧化层作为栅氧化层，在上表面的氧化层表面形成多晶硅层；向多晶硅层注入五价元素和/或三价元素，激活退火，使得五价元素和/或三价元素扩散至栅氧化层，对多晶硅层进行构图工艺形成多晶硅电极，得到碳化硅MOS器件(主要包括MOSFET器件及MOS电容器件等)。该碳化硅MOS器件及方法可用于电力电子设备。
-
-
-
-
-
-
-
-
-
搜索结果
502 条记录 (耗时 0.052 秒)
