-
公开(公告)号:CN115755528A
公开(公告)日:2023-03-07
申请号:CN202111034437.3
申请日:2021-09-03
Applicant: 中国科学院微电子研究所 , 真芯(北京)半导体有限责任公司
IPC: G03F7/20
Abstract: 本申请公开了一种建立光学邻近校正模型的方法及光学邻近校正的方法。该建立光学邻近校正模型的方法,包括:针对设计好的各图案,根据各图案之间的密切系数来划分图案组;分别为划分好的每个图案组建立相匹配的光学邻近校正模型;其中,密切系数包括图案形状异同、图案密度、图案与自身周围图案的距离以及图案功能异同中的至少一个参数。本公开的建立光学邻近校正模型的方法,根据各图案之间的密切系数来划分图案组,分别为划分好的每个图案组建立相匹配的光学邻近校正模型,大大提高了各图案组所对应的光学邻近校正模型的匹配度,从而能够实现在利用各光学邻近校正模型对相匹配的图案组进行图案模型化时降低图案模型化时产生的误差和不良率。
-
公开(公告)号:CN111446179B
公开(公告)日:2022-11-01
申请号:CN202010245834.4
申请日:2020-03-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种晶圆测试方法及装置,方法包括:根据待测晶圆组中各芯片的前层光学光谱,筛选出前层光学光谱的近似度达到预设近似要求的目标芯片组集合;对待测晶圆组执行待测工艺,形成当层结构,获取当层结构的当层光学光谱;根据目标芯片组集合中每个芯片的当层光学光谱,筛选出当层光学光谱的差异度达到预设差异要求的待测芯片组集合;以待测芯片组集合作为测试样本,对当层结构的光学模型进行验证。本发明提供的方法及装置,用以解决现有技术中仅按照芯片距晶圆中心和边缘的位置关系来选择测试样本,导致验证的光学模型准确性较差,从而降低了光学量测结果的准确性的技术问题。有效提高了光学量测结果的准确性。
-
公开(公告)号:CN113097207B
公开(公告)日:2022-05-31
申请号:CN202110372285.1
申请日:2021-04-07
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种基于工艺窗口的冗余局部环路插入方法,解决了现有技术中缺乏对工艺窗口的考虑,难以满足可制造性要求的问题。该方法包括:输入原始版图,提取得到所有的通孔信息和所有可用的RLL插入方案;计算每一个所述RLL插入方案对应的工艺窗口和代价;利用每一个所述代价函数和每一个所述工艺窗口计算目标函数,根据所述目标函数得到最优的RLL插入方案;基于所述最优的RLL插入方案进行冗余局部环路插入,输出最终的版图,实现了基于工艺窗口的版图的可制造性。
-
公开(公告)号:CN114441925A
公开(公告)日:2022-05-06
申请号:CN202111631600.4
申请日:2021-12-28
Applicant: 中国科学院微电子研究所
IPC: G01R31/265 , G01R31/54 , G01N21/956 , H01L21/66 , G06T7/00
Abstract: 本发明涉及一种判断通孔开路缺陷的方法及其应用。一种判断通孔开路缺陷的方法,包括下列步骤:OPC,计算出金属层和通孔层刻蚀后的轮廓;算通孔层刻蚀后的轮廓面积S,再任选将其模拟成等面积的规则多边形;以版图设计的坐标位置为圆点,分别计算x方向和y方向的潜在开路缺陷概率;分别x方向和y方向的重叠面积比例结果与安全阈值作比较,从而通过在套刻误差分布下开路的概率Px和Py;分别设定在x方向和y方向上发生通孔开路的概率安全阈值Psafe‑x与Psafe‑y,比较Px与Psafe‑x,Py与Psafe‑y,优化版图直至满足要求。本发明能够预测在套刻工艺波动的情况下一定范围内的开路风险。
-
公开(公告)号:CN114137792A
公开(公告)日:2022-03-04
申请号:CN202111274722.2
申请日:2021-10-29
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种掩模参数优化方法,方法包括:获取测试图形、光源参数、初始掩模参数,初始掩模参数包括掩模厚度和初始掩模侧壁角;根据初始掩模参数中的初始掩模侧壁角生成多组候选掩模参数;多组候选掩模参数包括的不同的掩模侧壁角和相同的掩模厚度;基于测试图形和光源参数得到每组候选掩模参数的成像对比度;根据成像对比度从多组候选掩模参数中选取最优掩模侧壁角。通过生成多组包括不同掩模侧壁角和相同掩模厚度的掩模参数,并对这些组掩模参数分别进行模拟,以得到每组掩模参数的成像对比度,从而根据成像对比度找到最优掩模侧壁角。从而,通过对多层膜透镜结构的掩模参数进行优化,也可以显著改善成像对比度,并提升成像分辨力。
-
公开(公告)号:CN113990743A
公开(公告)日:2022-01-28
申请号:CN202111228709.3
申请日:2021-10-21
Applicant: 中国科学院微电子研究所
IPC: H01L21/027 , H01L21/311 , H01L21/768 , G03F7/09 , G03F7/16 , G03F7/20 , G03F9/00
Abstract: 本申请实施例提供了一种半导体器件的制造方法,在待引出结构上形成光刻涂层,光刻涂层包括第一膜层、光刻膜层和第二膜层,第一膜层和第二膜层的折射率都小于1,以便光刻涂层形成一个反射系数较高的光学结构,利用目标波长的光和掩模对光刻涂层进行曝光,待引出结构被光刻涂层进行反射,将待引出结构作为掩模成像至光刻膜层,同时将掩模的图形也成像至光刻膜层,即待引出结构和掩模的图形都成像至光刻膜层的目标区域,目标区域对应待引出结构,实现了待引出结构的图层与接触孔所在图层的自对准,只有在一次曝光过程中待引出结构和掩模的图形同时在光刻膜层成像的重叠区域才会对应待引出结构,能够提高不同的图层之间的对准精度,降低对准误差。
-
公开(公告)号:CN111582309A
公开(公告)日:2020-08-25
申请号:CN202010261917.2
申请日:2020-04-05
Applicant: 中国科学院微电子研究所
IPC: G06K9/62
Abstract: 本发明涉及集成电路技术领域,尤其涉及一种生成设计版图坏点检测模型的方法及检测坏点的方法,该生成设计版图坏点检测模型的方法包括:基于已知版图中已标记的坏点位置,获得潜在坏点的规律;基于潜在坏点的规律,从已知版图的坏点位置中提取第一切片图形并对第一切片图形进行扩充,获得坏点样本集合;从已知版图中除坏点位置之外的其他版图位置中,提取第二切片图形并对第二切片图形进行筛选,获得非坏点样本集合;对坏点样本集合和非坏点样本集合进行特征提取,获得第一特征向量;将第一特征向量作为训练数据,输入分类器模型中进行训练,得到对坏点和非坏点进行分类的坏点分类模型,通过训练好的坏点分类模型辨别出坏点图形,提高检测效率。
-
公开(公告)号:CN111446179A
公开(公告)日:2020-07-24
申请号:CN202010245834.4
申请日:2020-03-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种晶圆测试方法及装置,方法包括:根据待测晶圆组中各芯片的前层光学光谱,筛选出前层光学光谱的近似度达到预设近似要求的目标芯片组集合;对待测晶圆组执行待测工艺,形成当层结构,获取当层结构的当层光学光谱;根据目标芯片组集合中每个芯片的当层光学光谱,筛选出当层光学光谱的差异度达到预设差异要求的待测芯片组集合;以待测芯片组集合作为测试样本,对当层结构的光学模型进行验证。本发明提供的方法及装置,用以解决现有技术中仅按照芯片距晶圆中心和边缘的位置关系来选择测试样本,导致验证的光学模型准确性较差,从而降低了光学量测结果的准确性的技术问题。有效提高了光学量测结果的准确性。
-
公开(公告)号:CN111257325A
公开(公告)日:2020-06-09
申请号:CN202010061666.3
申请日:2020-01-19
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种光刻掩膜板缺陷检测方法及设备和芯片,涉及光刻技术领域,以降低掩膜板的缺陷检测成本的同时,加快检测速度的同时,提高缺陷检测准确率。所述光刻掩膜板缺陷检测方法包括:获取待测掩膜板的光刻投影,所形成的空间图像分布;利用缺陷机器学习模型对所述待测掩膜板的空间图像分布进行检测,获得光刻掩膜板的缺陷信息。所述光刻掩膜板缺陷检测设备用于执行光刻掩膜板缺陷检测方法。本发明提供的光刻掩膜板缺陷检测方法用于检测掩膜板缺陷。
-
公开(公告)号:CN109360185A
公开(公告)日:2019-02-19
申请号:CN201810988348.4
申请日:2018-08-28
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种版图测试图形提取方法、装置、设备及介质,方法包括:在目标版图上搜索出多个目标区域,在每个所述目标区域处均设置采样点;根据采样点,对所述目标版图进行切片,提取出多个切片图形;将每个切片图形均划分为网格状,并根据划分的网格确定出每个切片图形的描述矩阵;采用预设的单元特征图形组扫描每个切片图形的描述矩阵,确定出每个切片图形的特征向量,并根据特征向量提取出测试图形。改善了现有技术中的版图测试图形提取方法存在的计算耗时过长的技术问题。实现了减少计算量和节约计算时间的效果。
-
-
-
-
-
-
-
-
-