-
公开(公告)号：CN113808924A
公开(公告)日：2021-12-17
申请号：CN202110993761.1
申请日：2021-08-27
Applicant: 中国科学院微电子研究所 , 全球能源互联网研究院有限公司
IPC: H01L21/04
Abstract: 本发明涉及一种半导体器件的制备方法。一种半导体器件的制备方法，包括：提供具有掺杂的SiC外延片；在SiC外延片上形成第一掩膜层；对第一掩膜层进行图形化处理，曝露出第一离子注入区域；向第一离子注入区域进行离子注入，注入类型与SiC外延片的掺杂类型相同；去除第一掩膜层；去除第一掩膜层之后在SiC外延片上形成第二掩膜层；对第二掩膜层进行图形化处理，曝露出第二离子注入区域；向第二离子注入区域进行离子注入，注入类型根据半导体器件中离子注入结构的类型确定；去除第二掩膜层；激活第二离子注入区域注入的离子；制作半导体器件的其他结构。该方法旨在解决器件在雪崩击穿过程中电荷在第二注入边缘区域聚集发生击穿的问题。
-
公开(公告)号：CN113010347B
公开(公告)日：2025-05-09
申请号：CN202110459816.0
申请日：2021-04-27
Applicant: 中国科学院微电子研究所
Abstract: 本申请实施例提供了一种存储器的纠错方法及装置，可以为目标阈值电压分布态确定重编程电压区间，根据预设参考电压，基于增量步进脉冲编程，对阈值电压位于重编程区间的存储单元进行编程，其中重编程电压区间由起始电压和终止电压界定，起始电压小于目标阈值电压分布态的读取电压，终止电压可以根据目标阈值电压分布态的数据保持时间需求确定，这样重编程的存储单元可以根据重编程电压区间确定，而重编程后的阈值电压可以根据参考电压确定，能够满足更多的实际应用场景，更好的满足实际应用中的数据需求，且避免了不需要编程的存储单元被编程，因此能够降低存储单元的额外的损耗。
-
公开(公告)号：CN112511135B
公开(公告)日：2025-03-07
申请号：CN202011470584.0
申请日：2020-12-14
Applicant: 中国科学院微电子研究所
IPC: H03K3/017
Abstract: 本发明公开了一种可调占空比电路，所述可调占空比电路包括：鉴频器模块，所述鉴频器模块用于基于输入信号的频率和复位信号，输出触发信号；延迟模块，所述延迟模块具有长延迟路径和短延迟路径，用于响应所述触发信号，选择所述长延迟路径或所述短延迟路径，对所述输入信号进行延迟，输出初始时钟信号；时钟产生模块，所述时钟产生模块用于基于占空比控制信号，对所述初始时钟信号进行信号脉宽处理，输出预设占空比的目标时钟信号。应用本发明提供的技术方案，能够更加精确的控制时钟信号的占空比，提高数据传输的速度以及正确性。
-
公开(公告)号：CN118866054A
公开(公告)日：2024-10-29
申请号：CN202411032000.X
申请日：2024-07-30
Applicant: 中国科学院微电子研究所
IPC: G11C16/08 , G11C16/10 , G11C16/04 , G06N3/0442 , G06N3/0895
Abstract: 本公开提供了一种漏电抑制方法和装置，可以应用于非易失性存储器技术领域。该漏电抑制方法包括：将待存储数据输入目标神经网络，输出字线偏移地址，其中，字线偏移地址是与待存储数据中的数据状态值对应的最能抑制快闪存储器中相邻字线彼此之间漏电的地址；从快闪存储器的预存字线地址中确定字线基地址；基于字线基地址和字线偏移地址，从快闪存储器的字线中确定目标字线；通过使用目标字线将数据状态值写入快闪存储器的存储单元，来抑制漏电。
-
公开(公告)号：CN118671537A
公开(公告)日：2024-09-20
申请号：CN202310250651.5
申请日：2023-03-14
Applicant: 中国科学院微电子研究所
IPC: G01R31/26
Abstract: 本发明公开了一种基于伪MOS特性的MOS管界面态密度检测方法，属于半导体技术领域。方法包括：提供一具有伪MOS表征结构的绝缘体上硅SOI晶圆，SOI晶圆至少包括从下至上依次层叠的衬底、埋氧层、硅膜层和电极；获取埋氧层和硅膜层之间的界面态电容值、埋氧层的电容值、以及硅膜层在栅电流峰值下对应的电容值；将界面态电容值、埋氧层的电容值和硅膜层在栅电流峰值下对应的电容值，代入预先构建的电容计算模型中，确定SOI晶圆的总电容值的变化量；根据SOI晶圆的总电容值的变化量确定埋氧层和硅膜层之间的界面态密度大小。上述方法可以通过SOI晶圆的总电容值的变化量快速准确的反映出埋氧层和硅膜层之间的界面态密度大小。
-
Patent Agency Ranking
公开(公告)号：CN112953527B
公开(公告)日：2024-07-05
申请号：CN202110270786.9
申请日：2021-03-12
Applicant: 中国科学院微电子研究所
IPC: H03L7/099
Abstract: 本发明提供了一种快速锁定的锁相环结构及电子设备，至少包括：鉴频鉴相器和电荷泵；鉴频鉴相器用于接收输入信号和反馈信号，且依据输入信号和反馈信号，生成第一至第四输出信号；电荷泵包括第一充放电单元和第二充放电单元；其中，所述第一输出信号用于控制所述第一充放电单元的充电状态；所述第二输出信号用于控制所述第一充放电单元的放电状态；所述第三输出信号用于控制所述第二充放电单元的充电状态；所述第四输出信号用于控制所述第二充放电单元的放电状态。也就是说，通过鉴频鉴相器控制两个充放电单元的充电状态，可以极大程度的提高充电速度，进而缩短充电时间，进而有效减少锁相环结构的锁定时间，实现了锁相环结构的快速锁定。
-
公开(公告)号：CN113805815B
公开(公告)日：2024-03-01
申请号：CN202111110006.0
申请日：2021-09-18
Applicant: 中国科学院微电子研究所
Abstract: 本申请公开了一种用于闪存的数据恢复方法、装置及系统，闪存中存储有存储数据和校验信息，其中在闪存中写入数据之前，可以对存储数据进行分解得到分解数据，根据分解数据可以得到校验信息。在进行数据的读取时，可以基于第一读电压对闪存进行读取得到第一原始数据，对第一原始数据进行ECC译码和纠错得到第一纠错数据，利用第一原始数据和第一纠错数据，对第三读电压进行补偿得到第三理论最佳读电压，无需传统重读纠错方法所需的额外读操作即可确定闪存读操作所需要的读电压，有效降低了原始误码率。
-
公开(公告)号：CN112992857B
公开(公告)日：2023-08-25
申请号：CN202110181463.2
申请日：2021-02-09
Applicant: 中国科学院微电子研究所
IPC: H01L23/528 , H01L23/367 , H01L23/467 , H01L23/473 , H01L21/768 , H01L27/092 , H01L21/8238
Abstract: 公开了一种侧壁互连结构中带散热管道的半导体装置及其制造方法及包括这种半导体装置的电子设备。根据实施例，半导体装置可以包括：承载衬底，具有彼此相邻的第一区和第二区；第一区上的半导体器件；以及第二区上的互连结构。互连结构可以包括：电隔离层；电隔离层中的导电结构，其中，半导体器件中的至少一部分需要电连接的部件与互连结构中相应高度处的导电结构在横向上相接触并因此电连接；以及电隔离层中的散热管道。
-
公开(公告)号：CN113050012B
公开(公告)日：2023-05-05
申请号：CN202110276674.4
申请日：2021-03-15
Applicant: 中国科学院微电子研究所
IPC: G01R35/00
Abstract: 本发明提供了一种眼图参考电压的校准方法及装置，包括：确定眼图的上边界和下边界；基于所述上边界和所述下边界，推算存在目标参考电压的目标区域；在所述目标区域内进行扫描，确定所述目标参考电压。该校准方法首先确定眼图范围，在结合数据推算的方式，找出存在目标参考电压的目标区域，之后再在该目标区域内进行扫描以获得目标参考电压，即减少了目标区域以外的扫描次数，提高了目标参考电压的校准效率。
-
公开(公告)号：CN115763392A
公开(公告)日：2023-03-07
申请号：CN202211467513.4
申请日：2022-11-22
Applicant: 中国科学院微电子研究所
IPC: H01L23/34 , H01L23/31 , H01L21/324
Abstract: 本发明公开了一种自愈器件及芯片，涉及电子技术领域，自愈器件包括：第一自愈电极、第二自愈电极、中间硅层、第一硅层掺杂、第二硅层掺杂、密封层、衬底；向第一自愈电极施加第一预设阈值电信号，第二自愈电极施加第二预设阈值电信号，衬底施加第三预设阈值电信号，中间硅层在封闭空间内升温，并开始自愈，施加电压持续第四预设阈值时长后停止，停止达到第四预设阈值时长后完成一个周期，并重复一个周期的操作达到第五预设阈值时长后完成自愈。本申请调控粒度小，易于与硅基功能电路集成，成本低、集成度高。
-
-
-
-
-
-
-
-
-
Search Results
512
records
(took 0.072 seconds)
