基于超晶格结构的异质结、增强型HEMT器件及其制作方法

    公开(公告)号:CN110880533B

    公开(公告)日:2023-07-25

    申请号:CN201811040406.7

    申请日:2018-09-06

    摘要: 本发明公开了一种基于超晶格结构的异质结、增强型HEMT器件及其制作方法。所述基于超晶格结构的异质结包括第一半导体层和第二半导体层,在所述第一半导体层和第二半导体层之间形成有二维电子气,所述第一半导体层为AlxInyGa1‑x‑yN势垒层,其中,x/y=3.1~4.7;所述AlxInyGa1‑x‑yN势垒层包括一个以上AlGaN/InGaN超晶格结构,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层;所述第二半导体层为GaN沟道层。本发明实施例采用的AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度,使得超晶格AlGaN、InGaN子层相对GaN沟道层分别处于张应变、压应变状态,能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格,有效补偿晶格失配应力,显著减小由失配应变引起的位错缺陷密度,进而抑制AlxInyGa1‑x‑yN/GaN异质结中的逆压电效应。

    Ⅲ族氮化物增强型HEMT器件及其制备方法

    公开(公告)号:CN112289860A

    公开(公告)日:2021-01-29

    申请号:CN201910670046.7

    申请日:2019-07-24

    摘要: 本发明揭示了一种Ⅲ族氮化物增强型HEMT器件及其制备方法,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的能量吸收层和半导体层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于能量吸收层上且位于源极和漏极之间的栅极,所述能量吸收层全部或部分区域为F离子注入区,通过F离子注入以调控阈值电压。本发明在栅下区域设置了F离子注入区并作为能量吸收层,有效地减少了离子注入过程中的损伤,达到提升HEMT器件性能的目的;通过控制离子注入条件调控HEMT器件阈值电压,实现较高的阈值电压。

    Ⅲ族氮化物增强型HEMT器件及其制备方法

    公开(公告)号:CN112289858A

    公开(公告)日:2021-01-29

    申请号:CN201910661893.7

    申请日:2019-07-22

    IPC分类号: H01L29/778 H01L21/335

    摘要: 本发明揭示了一种Ⅲ族氮化物增强型HEMT器件及其制备方法,所述HEMT器件包括衬底、位于衬底上的Ⅲ族氮化物异质结、位于Ⅲ族氮化物异质结上的p型掺杂层、及金属电极,所述Ⅲ族氮化物异质结包括位于衬底上的沟道层及位于沟道层上的势垒层,所述金属电极包括位于位于Ⅲ族氮化物异质结上的源极和漏极、以及位于p型掺杂层上且位于源极和漏极之间的栅极,所述p型掺杂层包括位于栅下区域的p型掺杂区及位于非栅下区域的钝化区。本发明p型掺杂层与Ⅲ族氮化物异质结一次外延而成,有效减小界面态,同时不需要刻蚀工艺,等离子体处理及离子注入工艺易控制,且对工艺要求较为宽松,减小了器件的损伤,具有工艺简单、重复性高、成本低廉、易于进行大规模生产等特点。

    垂直结构UMOSFET器件及其制作方法

    公开(公告)号:CN109904075A

    公开(公告)日:2019-06-18

    申请号:CN201711309639.8

    申请日:2017-12-11

    摘要: 本发明公开了一种垂直结构UMOSFET器件,其包括:第一、第二导电类型半导体层,具有第一导电类型的源区层以及源、漏、栅极;第二导电类型半导体层设置在第一导电类型半导体层的一侧表面,源区层形成在第二导电类型半导体层内,源极同时与第二导电类型半导体层及源区层电性连接,栅极设置在槽状结构内,槽状结构顶端设置于源区层表面,底端穿入第一导电类型半导体层,且在槽状结构的内壁与栅极之间还设置有钝化层,漏极与第一导电类型半导体层的另一侧表面连接。本发明的UMOSFET器件具有低导通电阻、高频率、高击穿电压等优点。本发明还公开了所述UMOSFET器件的制作方法。

    实现高频MIS-HEMT的方法及MIS-HEMT器件

    公开(公告)号:CN108695383A

    公开(公告)日:2018-10-23

    申请号:CN201710219041.3

    申请日:2017-04-05

    IPC分类号: H01L29/778 H01L21/335

    CPC分类号: H01L29/7786 H01L29/66462

    摘要: 本发明公开了一种实现高频MIS‑HEMT的方法及MIS‑HEMT器件。所述方法包括:提供主要由第二半导体和第三半导体组成的异质结构,且所述异质结构中形成有二维电子气;在所述第三半导体上覆设第一介质层,并对所述第一介质层进行加工以暴露与所述异质结构的源漏区域对应的所述第三半导体;对与所述异质结构的源、漏区域对应的第三半导进行减薄和表面处理;在与所述异质结构的源、漏区域对应的第三半导体上制作与所述异质结构连接的源极与漏极;对所述第一介质层进行加工以暴露与所述异质结构的栅区域对应的所述第三半导体;在与所述异质结构的栅区域对应的第三半导体上设置复合结构栅介质,以及制作源极、漏极和栅极,使所述栅极分布于所述源极和漏极之间。

    基于超晶格结构的异质结、增强型HEMT器件及其制作方法

    公开(公告)号:CN110880533A

    公开(公告)日:2020-03-13

    申请号:CN201811040406.7

    申请日:2018-09-06

    摘要: 本发明公开了一种基于超晶格结构的异质结、增强型HEMT器件及其制作方法。所述基于超晶格结构的异质结包括第一半导体层和第二半导体层,在所述第一半导体层和第二半导体层之间形成有二维电子气,所述第一半导体层为AlxInyGa1-x-yN势垒层,其中,x/y=3.1~4.7;所述AlxInyGa1-x-yN势垒层包括一个以上AlGaN/InGaN超晶格结构,所述AlGaN/InGaN超晶格结构包括叠层设置的AlGaN层和InGaN层;所述第二半导体层为GaN沟道层。本发明实施例采用的AlGaN/InGaN超晶格各子层厚度均低于其临界弛豫厚度,使得超晶格AlGaN、InGaN子层相对GaN沟道层分别处于张应变、压应变状态,能够作为应力补偿结构形成与GaN沟道层完全匹配的平衡晶格,有效补偿晶格失配应力,显著减小由失配应变引起的位错缺陷密度,进而抑制AlxInyGa1-x-yN/GaN异质结中的逆压电效应。

    极化超结的Ⅲ族氮化物二极管器件及其制作方法

    公开(公告)号:CN109950323A

    公开(公告)日:2019-06-28

    申请号:CN201711383701.8

    申请日:2017-12-20

    IPC分类号: H01L29/861 H01L21/329

    摘要: 本发明公开了一种极化超结的Ⅲ族氮化物二极管器件及制作方法。所述器件包括:包括第一、第二半导体的第一异质结,所述第一异质结构中形成有二维电子气;包括所述第二半导体和第三半导体的第二异质结,所述第二异质结中形成有二维空穴气;形成于所述第二半导体上的第四半导体,所述第四半导体与第三半导体在水平方向上紧密连接;所述第四半导体为p型掺杂,可以将所述第一异质结中的二维电子气耗尽;与第一异质结连接的阳极和阴极,所述阳、阴极与所述第一异质结中二维电子气电连接,所属阳极同时与第四半导体形成电连接。

    降低注入损伤实现增强型HEMT器件的方法及增强型HEMT器件

    公开(公告)号:CN106206695A

    公开(公告)日:2016-12-07

    申请号:CN201510229392.3

    申请日:2015-05-07

    摘要: 本发明公开了一种降低注入损伤实现增强型HEMT器件的方法,其包括:至少提供主要由第一、第二半导体组成的异质结构,其中,所述第二半导体形成于第一半导体表面,并具有宽于第一半导体的带隙,且所述异质结构内还分布有二维电子气;以及在所述第二半导体上的选定区域分两次以上进行离子注入形成离子注入区,且至少在选定的一次离子注入完成后,还对器件进行退火处理,将离子注入带来的器件损伤修复;所述离子注入区分布于栅电极下方并位于第一半导体上方,用以耗尽栅下的二维电子气。本发明还公开了一种增强型HEMT器件。本发明可以有效的实现增强型HEMT器件,并且器件的阈值电压可以通过注入的离子剂量而调节,制作工艺简单、重复性好,适合工业化生产。