-
公开(公告)号：CN112672518B
公开(公告)日：2023-05-05
申请号：CN202110032311.6
申请日：2021-01-11
申请人： 中山大学
摘要： 本发明公开了一种消除60GHz内谐振的差分过孔结构优化方法，该方法包括：基于特性阻抗匹配原则，确定不同组合的差分对的过孔半径，过孔间距和反焊盘半径三者的对应关系；根据差分对的过孔半径，过孔间距和反焊盘半径构建差分过孔在PCB叠层中的三维物理模型，得到差分过孔三维物理模型；基于差分过孔三维物理模型预测谐振点频率；按预设规则在差分过孔旁边放置接地过孔并实时获取预测谐振点频率，得到优化排布方案。本发明能够消除差分对过孔结构60GHz以内的谐振。本发明作为一种消除60GHz内谐振的差分过孔结构优化方法，可广泛应用于PCB结构设计领域。
-
公开(公告)号：CN106356350B
公开(公告)日：2019-04-05
申请号：CN201610888873.X
申请日：2016-10-11
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H01L23/48 , H01L23/552
摘要： 本发明提供一种基于硅通孔(TSV，Through Silicon Via)互连的系统级封装的电磁耦合抑制方法，通过设置栅格地结构和P+接触阵列形成电磁屏蔽平面，虚拟电磁屏蔽平面之间采用接地TSV阵列连接，最终形成一个三维的全局电磁屏蔽结构，同一层衬底的横向电磁耦合通过分散电磁屏蔽单元和接地TSV阵列来抑制，垂直方向的电磁耦合通过虚拟电磁屏蔽平面来屏蔽，从而同时实现水平方向和垂直方向的衬底电磁耦合隔离。本发明方法为干扰噪声源设计低阻抗的本地回路，引导噪声电流在局部区域形成回路，以达到防止噪声耦合到其它地方的目的，解决了当前电磁屏蔽技术对三维传递噪声抑制能力差，屏蔽带宽和屏蔽性能不足的问题。
-
公开(公告)号：CN105592624B
公开(公告)日：2018-11-13
申请号：CN201510964145.8
申请日：2015-12-17
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H05K1/02
摘要： 本发明一种高效抑制边沿辐射的高密度PCB板及边沿辐射抑制方法。PCB板中EMI的主要来源是电源分配网络，电源分配网络中的电源/地平面对形成一个谐振腔，在谐振频率处会造成严重的电磁辐射，本发明提出的高密度PCB板及边沿辐射抑制方法，能够高效屏蔽电源/地中的电磁辐射，将EMI减小到最理想的状态。其中叠层设计采用嵌入式平面电容叠层，这种由薄电介质和电源地平面对构成的嵌入式平面电容在高频段可以看作交流短路，能够达到特别好的电磁辐射抑制效果。
-
公开(公告)号：CN106356350A
公开(公告)日：2017-01-25
申请号：CN201610888873.X
申请日：2016-10-11
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H01L23/48 , H01L23/552
CPC分类号： H01L23/481 , H01L23/552
摘要： 本发明提供一种基于硅通孔(TSV，Through Silicon Via)互连的系统级封装的电磁耦合抑制方法，通过设置栅格地结构和P+接触阵列形成电磁屏蔽平面，虚拟电磁屏蔽平面之间采用接地TSV阵列连接，最终形成一个三维的全局电磁屏蔽结构，同一层衬底的横向电磁耦合通过分散电磁屏蔽单元和接地TSV阵列来抑制，垂直方向的电磁耦合通过虚拟电磁屏蔽平面来屏蔽，从而同时实现水平方向和垂直方向的衬底电磁耦合隔离。本发明方法为干扰噪声源设计低阻抗的本地回路，引导噪声电流在局部区域形成回路，以达到防止噪声耦合到其它地方的目的，解决了当前电磁屏蔽技术对三维传递噪声抑制能力差，屏蔽带宽和屏蔽性能不足的问题。
-
公开(公告)号：CN105574237B
公开(公告)日：2018-12-21
申请号：CN201510920576.4
申请日：2015-12-10
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
摘要： 本发明涉及一种基于粒子群的系统级封装BGA电源地引脚分布优化方法，包括以下步骤：S1.对电源引脚、地引脚、信号引脚进行编码处理，分别使1、2、0表示电源引脚、地引脚、信号引脚，然后使用矩阵来表示BGA中电源引脚、地引脚、信号引脚的分布；S2.对粒子群算法进行种群随机初始化处理；S3.设定粒子数、适应度函数，并令迭代次数t=0；S4.初始化每个粒子的速度和位置；S5.使用适应度函数计算每个粒子的适应度值；S6.求出每个粒子的个体最优和该次迭代的全局最优；S7.对每个粒子进行速度更新和位置更新；S8.判断t是否大于k，若是则执行步骤S9，否则执行步骤S5；S9.将全局最优作为最优解进行输出。
-
公开(公告)号：CN105608257A
公开(公告)日：2016-05-25
申请号：CN201510940321.4
申请日：2015-12-15
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
CPC分类号： G06F17/5068 , G06N3/126
摘要： 本发明涉及一种基于遗传算法的大规模BGA封装最优引脚分布生成方法，该方法不仅有效地解决随着更多的功能函数被整合到信号分装中，大量的I/O引脚，P/G引脚必须容纳在信号封装甚至更小的体积内这一问题，而且还能大规模自动生出最优的引脚分布，以减少信号完整性的问题。
-
公开(公告)号：CN105592624A
公开(公告)日：2016-05-18
申请号：CN201510964145.8
申请日：2015-12-17
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H05K1/02
CPC分类号： H05K1/0216 , H05K2201/093
摘要： 本发明一种高效抑制边沿辐射的高密度PCB板及边沿辐射抑制方法。PCB板中EMI的主要来源是电源分配网络，电源分配网络中的电源/地平面对形成一个谐振腔，在谐振频率处会造成严重的电磁辐射，本发明提出的高密度PCB板及边沿辐射抑制方法，能够高效屏蔽电源/地中的电磁辐射，将EMI减小到最理想的状态。其中叠层设计采用嵌入式平面电容叠层，这种由薄电介质和电源地平面对构成的嵌入式平面电容在高频段可以看作交流短路，能够达到特别好的电磁辐射抑制效果。
-
公开(公告)号：CN105578714A
公开(公告)日：2016-05-11
申请号：CN201510926116.2
申请日：2015-12-11
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
IPC分类号： H05K1/02
CPC分类号： H05K1/0298 , H05K1/0216 , H05K2201/093
摘要： 本发明涉及一种多层高速PCB的新型叠层结构，包括从上到下依次设置的多层地平面、设置在相邻两层地平面之间的电源平面和分别设置在PCB顶层和底层的两层信号平面，所述电源平面与相邻两层地平面之间填充有介质；所述设置在PCB顶层、底层的两层信号平面包括焊盘和微带线，信号过孔开设在焊盘上，所述PCB顶层、底层的微带线通过信号过孔连接，所述信号过孔的四周均匀设置有N个接地短路孔。本发明的叠层结构的接地短路孔可以为信号过孔提供理想的低阻抗返回路径，减少平面间电流路径的寄生参数。
-
公开(公告)号：CN105574237A
公开(公告)日：2016-05-11
申请号：CN201510920576.4
申请日：2015-12-10
申请人： 广东顺德中山大学卡内基梅隆大学国际联合研究院 , 中山大学
CPC分类号： G06F17/5072 , G06N3/006
摘要： 本发明涉及一种基于粒子群的系统级封装BGA电源地引脚分布优化方法，包括以下步骤：S1.对电源引脚、地引脚、信号引脚进行编码处理，分别使1、2、0表示电源引脚、地引脚、信号引脚，然后使用矩阵来表示BGA中电源引脚、地引脚、信号引脚的分布；S2.对粒子群算法进行种群随机初始化处理；S3.设定粒子数、适应度函数，并令迭代次数t=0；S4.初始化每个粒子的速度和位置；S5.使用适应度函数计算每个粒子的适应度值；S6.求出每个粒子的个体最优和该次迭代的全局最优；S7.对每个粒子进行速度更新和位置更新；S8.判断t是否大于k，若是则执行步骤S9，否则执行步骤S5；S9.将全局最优作为最优解进行输出。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.021 秒)
