-
公开(公告)号：CN114710164A
公开(公告)日：2022-07-05
申请号：CN202210334552.0
申请日：2022-03-30
申请人： 中山大学 , 广州智慧城市发展研究院
IPC分类号： H03M1/80
摘要： 本发明提供一种数模转换器，该数模转换器包括：译码器模块，用于将输入的二进制数字量转换成多个选择信号；电阻‑开关网络，与所述译码器模块连接，用于基于所述多个选择信号，输出与所述二进制数字量对应的第一模拟量。本发明通过采用译码器模块和电阻‑开关网络，减少数模转换器电路中的漏电，进而不需要校准模块，降低数模转换器的功耗，简化电路结构，使用体积较小的电阻‑开关网络，实现数模转换器的小型化。
-
公开(公告)号：CN114710159A
公开(公告)日：2022-07-05
申请号：CN202210337358.8
申请日：2022-03-31
申请人： 中山大学 , 广州智慧城市发展研究院
摘要： 本发明提供一种模数转换器的校准电路和模数转换器，包括校准模块和比较模块；电容阵列用于接收处理器发送的控制信号，并将基于控制信号输出的电压信号发送至比较模块；其中，控制信号是处理器基于电容阵列中的当前待校准电容确定的；比较模块用于将电压信号和参考电压信号进行比较，将比较结果发送至处理器；处理器用于基于比较结果确定电压信号和参考电压信号不相同时，通过校准模块控制电容阵列输出的电压信号与参考电压相同。本发明的模数转换器的校准电路和模数转换器，实现了对当前待校准电容的模拟校准，避免了数字校准所需要的复杂逻辑，简化了电容校准过程。
-
公开(公告)号：CN115309364A
公开(公告)日：2022-11-08
申请号：CN202210978820.2
申请日：2022-08-16
申请人： 中山大学
摘要： 本发明公开了一种基于CNN的可配置目标检测硬件加速优化方法，方法包括：对目标网络模型的目标层数据进行前处理；接收并传输所述前处理后的目标网络模型的模型数据至目标缓存；将所述目标缓存中的所述模型数据进行编排处理，输出至DSP进行前项推理计算；根据所述前项推理计算后的模型数据存储到输出缓存；基于发送控制信号，将所述输出缓存的数据写到外部存储。本发明通过对目标缓存的数据基于DSP进行了可配置设计的编排处理，能够使模型数据适应硬件计算方式，进而提高DSP的计算效率，实现基于CNN的可配置目标检测硬件加速优化，可广泛应用于网络硬件优化技术领域。
-
公开(公告)号：CN115940947A
公开(公告)日：2023-04-07
申请号：CN202210981471.X
申请日：2022-08-15
申请人： 中山大学
摘要： 本发明公开了一种数模转换器电容阵列容值权重校准方法，包括以下步骤：在DAC电容阵列中选择目标电容；将目标电容的下极板接地，将目标电容的权重位电容下极板接至参考电压，同时将所有电容的上极板电压置为激励电压源；计算DAC电容阵列中存储的第一总电荷量；将激励电压源和DAC输出切断，将目标电容的下极板接至参考电压，将目标电容的权重位电容下极板接地；计算DAC电容阵列中存储的第二总电荷量和高段公共顶板电平；计算目标电容的误差电压；将误差电压进行量化，得到目标电容的误差码。本发明在提高DAC精度的同时没有引入过多功耗与电路面积，具有较好的实用价值。
-
公开(公告)号：CN115514371A
公开(公告)日：2022-12-23
申请号：CN202210976426.5
申请日：2022-08-15
申请人： 中山大学
摘要： 本发明公开了一种R‑2R型数模转换器，包括电平转换模块、使能模块、第一被使能模块、第二被使能模块、温度计译码模块、延时电路模块、反相器链、电阻组合电路、数字信号输入端、第一电源接口、第二电源接口、第三电源接口、接地端以及模拟信号输出端，电平转换模块的高四位输出端依次通过第一被使能模块、温度计译码模块连接至反相器链的高四位输入端，电平转换模块的低八位输出端依次通过延时电路模块、第二被使能模块连接至反相器链的低八位输入端。本发明在保证功耗低、面积小的特性的同时，进一步降低了功耗，且提高了转换速度和转换精度，可广泛应用于数模转换器技术领域。
-
公开(公告)号：CN116232331A
公开(公告)日：2023-06-06
申请号：CN202310505060.8
申请日：2023-05-08
申请人： 中山大学
摘要： 本发明提供了一种应用于高精度Sigma‑Delta ADC的带动态误差消除积分器，涉及集成电路技术领域，其包括非重叠时钟发生模块、采样积分控制电路、第一斩波调制电路、第二斩波调制电路、积分电容和全差分运算放大器；采样积分控制电路的输入端与信号输入端连接，采样积分控制电路的两个输出端均分别与第一斩波调制电路的输入端和积分电容的一端连接，积分电容的另一端分别与第二斩波调制电路的输出端和信号输出端连接；全差分运算放大器的两端分别与第一斩波调制电路的输出端和第二斩波调制电路的输入端连接。本发明可动态消除沟道电荷注入效应、时钟馈通效应、运放直流失调和运放低频噪声等非理想因素带来的误差，从而有效提高整体Sigma‑Delta ADC精度。
-
公开(公告)号：CN115514377A
公开(公告)日：2022-12-23
申请号：CN202210976461.7
申请日：2022-08-15
申请人： 中山大学
摘要： 本发明公开了一种Turbo解码电路及解码方法，第一解码器的输入包括检测值s(k)、检测值p(k)以及信息比特序列的先验信息输出后验信息后验信息经过第一交织器后输入到第二解码器；检测值s(k)经过第二交织器后输入到第二解码器；第二交织器接收到第二校验序列的检测值p’(k)，进行译码计算，输出信息序列各比特的后验信息后验信息经过解交织器后，作为下一次迭代过程中器后输入到第二解码器；第一解码器的先验信息本发明通过对译码器的输入输出计算过程转化为对数形式，把乘法运算转换为加法运算，避免复杂的指数运算，极大地简化了运算过程，减少译码延时，可广泛应用于集成电路领域。
-
公开(公告)号：CN115333548A
公开(公告)日：2022-11-11
申请号：CN202210978963.3
申请日：2022-08-16
申请人： 中山大学
摘要： 本发明申请公开了一种Turbo码编码电路，包括分量编码器、交织器模块和复接器，其中分量编码器采用1/2码率的分量编码器，本发明的Turbo码编码电路通过复用1/2码率的分量编码器，减少了本发明实施例的Turbo码编码电路的电路结构中的计算单元产生，从而降低了Turbo码编码电路的功耗；通过基于预设位宽，根据输入比特的位宽选择第一交织器或者第二交织器对输入比特进行处理得到输出比特，改善了电路结构，进一步降低了Turbo码编码电路的功耗，从而满足了NB‑IoT应用场景的低功耗要求。本发明可广泛应用于集成电路领域。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.05 秒)
