-
公开(公告)号：CN105095544A
公开(公告)日：2015-11-25
申请号：CN201410203971.6
申请日：2014-05-14
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G06F17/50
摘要： 本申请公开了一种肖特基二极管SPICE模型及其形成方法、应用方法。该肖特基二极管SPICE模型包括：第一二极管，第一二极管的阳极P作为模型的阳极P以模拟肖特基二极管的阳极P，第一二极管的阴极N连接至第一限流电阻的第一端，第一限流电阻的第二端连接至模型的阴极N；第二二极管，第二二极管的阳极P作为模型的衬底接头以模拟肖特基二极管的衬底接头，第二二极管的阴极N连接至第二限流电阻的第一端，第二限流电阻的第二端连接至第一限流电阻的第二端。根据本申请的肖特基二极管SPICE模型，能够解决现有技术中对肖特基二极管进行电路模拟结果不准确的问题。
-
公开(公告)号：CN101989456A
公开(公告)日：2011-03-23
申请号：CN200910056134.4
申请日：2009-08-07
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G11C11/412 , H01L27/11
摘要： 本发明公开了一种静态随机存取存储器(SRAM)，在制作SRAM时，重新制造掩模版上的AA图形，使该掩膜版的AA图形中，接近场效应晶体管PG_1的栅极区域的拐角区域为非直角，接近场效应晶体管PG_r的栅极区域的拐角区域为非直角，非直角的拐角区域可以为曲面或楼梯形。因此，本发明防止了最终形成的SRAM性能失配。
-
公开(公告)号：CN101452742A
公开(公告)日：2009-06-10
申请号：CN200710094402.2
申请日：2007-12-07
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G11C11/417 , G11C29/00
摘要： 一种改善SRAM匹配度的方法，包括，测量根据SRAM布图形成的SRAM中的一对对称MOS管的电性参数；根据所述电性参数判断所述对称MOS管是否匹配，若所述对称MOS管不匹配，则改变不匹配的MOS管中与所测量的电性参数相关的布图特征量，并重复上述步骤直到所述对称MOS管匹配。所述改善SRAM匹配度的方法通过改变所述不匹配管的电学性能，从而改善SRAM的匹配度。
-
公开(公告)号：CN101329693A
公开(公告)日：2008-12-24
申请号：CN200710042347.2
申请日：2007-06-21
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： G06F17/50
摘要： 本发明公开了一种MOS管电阻的建模方法，包括下列步骤，挑选不同沟道宽度的MOS管作为待建模MOS管；针对每一个MOS管，至少使用一种多晶硅根数和单根多晶硅沟道宽度的组合方式来进行布图；测量根据所述布图结构生产的各个MOS管的I－V特性；根据测得的I－V特性得到相应电阻；拟和所得电阻，得到该电阻随多晶硅根数和单根多晶硅沟道宽度变化的关系。本发明建模方法得到的模型相对于现有技术更接近测量值，因此较精确。
-
公开(公告)号：CN101290807A
公开(公告)日：2008-10-22
申请号：CN200710126501.4
申请日：2007-06-22
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明公开了一种静态随机存取存储器电路稳定性的仿真方法，针对沟道宽度或/和沟道长度与设计尺寸不同的MOS管，至少挑选两个；测量所挑选的MOS管的阈值电压；根据所测量的MOS管的阈值电压建立覆盖阈值电压变化分布的MOS管模型；根据所建立的模型仿真得到不同的输入电压下相应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随阈值电压变化的关系；根据所建立的模型仿真得到不同的输入电压下，不同沟道宽度或沟道长度的MOS管对应的静态随机存取存储器电路的稳定性参数，得到静态随机存取存储器电路的稳定性随沟道宽度或沟道长度变化的关系。本发明静态随机存取存储器电路稳定性的仿真方法结果更精确。
-
公开(公告)号：CN103066060B
公开(公告)日：2015-11-25
申请号：CN201110319213.7
申请日：2011-10-19
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L23/544 , G01R31/26
摘要： 一种半导体器件失配特性的检测结构及检测方法，其中，所述半导体器件失配特性的检测结构包括：半导体衬底，位于半导体衬底表面的若干相同的半导体器件，所述半导体器件等角度地围成至少一个圆环。由于所述半导体器件失配特性的检测结构中的半导体器件具有不同的摆放角度，通过对比不同摆放角度半导体器件的差值或标准差，判断在半导体晶圆上不同的摆放角度对半导体器件失配特性的影响，从而获得制作工艺、半导体晶片对半导体器件的电学参数失配所造成的影响，从而为设计者设计集成电路版图时半导体器件的最佳摆放位置提供帮助，并且为减小制造过程中造成的MOS晶体管失配特性提供参考。
-
公开(公告)号：CN106158682B
公开(公告)日：2019-03-12
申请号：CN201510173295.7
申请日：2015-04-13
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/66
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种获取非对称装置栅堆叠电容的方法，通过提供一设置的源漏极的特性尺寸均与待测的非对称MOS器件上的源极或漏极尺寸相同的对称MOS器件，以使得该对称MOS器件的Cgs和Cgd均与该待测非对称结构的Cgs或Cgd相等，并利用该对称MOS器件的Cgc与Vgs之间的关系曲线特征来获取该非对称器件结构的栅堆叠电容值，即获取该对称MOS器件的Cgs和Cgd的值，相应的也就获得了待测非对称结构的Cgs或Cgd的值，并进一步利用待测非对称MOS器件的Cgc与Vgs之间的关系曲线特征和待测非对称结构的Cgs或Cgd的值，以精准的获取该待测非对称结构的栅堆叠电容值。
-
公开(公告)号：CN106158682A
公开(公告)日：2016-11-23
申请号：CN201510173295.7
申请日：2015-04-13
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/66
CPC分类号： H01L22/20
摘要： 本发明涉及半导体制造技术领域，尤其涉及一种获取非对称装置栅堆叠电容的方法，通过提供一设置的源漏极的特性尺寸均与待测的非对称MOS器件上的源极或漏极尺寸相同的对称MOS器件，以使得该对称MOS器件的Cgs和Cgd均与该待测非对称结构的Cgs或Cgd相等，并利用该对称MOS器件的Cgc与Vgs之间的关系曲线特征来获取该非对称器件结构的栅堆叠电容值，即获取该对称MOS器件的Cgs和Cgd的值，相应的也就获得了待测非对称结构的Cgs或Cgd的值，并进一步利用待测非对称MOS器件的Cgc与Vgs之间的关系曲线特征和待测非对称结构的Cgs或Cgd的值，以精准的获取该待测非对称结构的栅堆叠电容值。
-
公开(公告)号：CN104699880A
公开(公告)日：2015-06-10
申请号：CN201310669787.6
申请日：2013-12-10
申请人： 中芯国际集成电路制造(上海)有限公司
摘要： 本发明提供一种半导体器件的评估方法和RC时序测试方法。半导体器件的评估方法中，先获取半导体器件的设计版图中各个互连线布局区域的互相连布局信息，从而获取某一特定的半导体制备工序前基底的真实布局情况；之后将互连线布局信息输入至半导体模拟模型中，并向半导体模拟模型中输入实际工艺对应的模拟参数，以获取互连线布局区域中的互连线模拟数据。上述技术方案可更好地获取半导体制备过程中，某一特定工序后基底表面实际的互连线模拟数据；并在获得互连线模拟数据后，进行RC数值模拟，从而可更为准确地获取基底的RC模拟数值，并基于所述RC模拟数值对最终形成的半导体器件性能进行质量评估。
-
公开(公告)号：CN101771023A
公开(公告)日：2010-07-07
申请号：CN200810205397.2
申请日：2008-12-31
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L23/544
CPC分类号： H01L22/30 , G01R31/2884 , H01L22/34 , H01L2924/0002 , H01L2924/00
摘要： 一种晶圆级测试结构，包括：第一加热部件，所述第一加热部件与晶圆中器件的顶层金属位于同一层，且采用与所述顶层金属相同的材料；第二加热部件，所述第二加热部件与晶圆中器件的栅极位于同一层，且采用与所述栅极相同材料；以及，第一加热部件和第二加热部件之间的测试电路，所述测试电路具有与晶圆中器件相应的多层金属结构。所述晶圆级测试结构提供更准确的可靠性测试结构。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.034 秒)
