-
公开(公告)号：CN109427839B
公开(公告)日：2020-12-04
申请号：CN201710726725.2
申请日：2017-08-23
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 本申请公开了一种存储单元、器件、存储单元阵列及其操作方法，涉及存储器技术领域。存储单元包括：第一二极管、与第一二极管间隔开的第二二极管、底电极、顶电极以及位于底电极和顶电极之间的数据存储材料层。第一二极管包括：在衬底中的第一阱区；第一N型掺杂区，与第一阱区邻接且连接至位线；以及第一P型掺杂区，与第一阱区邻接且与第一N型掺杂区间隔开。第二二极管包括：在衬底中的第二阱区，与第一阱区的导电类型相同；第二N型掺杂区，与第二阱区邻接；以及第二P型掺杂区，与第二阱区邻接且连接至复位线，并且与第二N型掺杂区间隔开。底电极分别连接至第一P型掺杂区和第二N型掺杂区。顶电极连接至字线。本申请能够增大置位电流和复位电流。
-
公开(公告)号：CN108022933B
公开(公告)日：2020-07-28
申请号：CN201610925897.8
申请日：2016-10-31
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11582 , H01L27/1157
Abstract: 本发明公开了一种闪存器件及其制造方法。该闪存器件包括：衬底；和位于该衬底之上的存储单元，该存储单元包括：在衬底上的沟道结构，该沟道结构从内到外依次包括：沟道层、包绕在该沟道层表面上的隧穿绝缘物层、包绕在该隧穿绝缘物层表面上的电荷捕获层和包绕在该电荷捕获层表面上的阻挡层，该沟道层包括基本垂直于衬底的上表面的第一部分和在该第一部分上的第二部分；沿着沟道结构的轴向排列的包绕该沟道结构的多个栅极结构，其中该多个栅极结构中处在最上部的栅极结构包绕第二部分；和与沟道层的第二部分连接的沟道接触件，其中该沟道接触件与第二部分形成肖特基接触。本发明可以减小漏电流，实现对漏电流的控制。
-
公开(公告)号：CN110047867A
公开(公告)日：2019-07-23
申请号：CN201810043063.3
申请日：2018-01-17
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 本公开提供了一种存储单元、器件、存储单元阵列及其操作方法，涉及存储器技术领域。存储单元包括：第一二极管、与第一二极管间隔开的第二二极管、底电极、连接至字线的顶电极、以及位于底电极和顶电极之间的数据存储材料层。第一二极管包括在衬底中连接至置位线的第一N阱区以及与第一N阱区邻接的第一P型掺杂区。第二二极管包括在衬底中的第二N阱区以及与第二N阱区邻接、且相互间隔开的第二N型掺杂区和第二P型掺杂区，第二P型掺杂区连接至位线和复位线，位线和复位线共用一根线。
-
公开(公告)号：CN109273445A
公开(公告)日：2019-01-25
申请号：CN201710585449.2
申请日：2017-07-18
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517 , H01L27/11521
CPC classification number: H01L27/11517 , H01L27/11521
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；在所述半导体衬底上形成包围所述堆叠栅的层间介电层，并在所述层间介电层中形成反转接触孔；以绝缘材料填充所述反转接触孔；去除待形成源漏接触孔区域的所述层间介电层以形成源漏接触孔，其中部分间隙壁中的氧化层被去除而在间隙壁中形成空隙；在所述间隙壁上形成保护层，所述保护层填充满所述空隙；以导电材料填充所述接触孔以形成源漏接触。该制作方法可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN109119403A
公开(公告)日：2019-01-01
申请号：CN201710481337.2
申请日：2017-06-22
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L23/544
Abstract: 本发明公开了一种用于形成字线的掩膜版、半导体存储器件以及测试结构，所述掩膜版包括两个以上的间隔排列的图形单元，其中，所述图形单元包括引线焊垫图形、连接线图形和连接结构图形，所述连接结构图形、引线焊垫图形以及连接线图形仅分布在相互垂直的第一方向上和第二方向上，则所述用于形成字线的掩膜版的布局整齐、且都呈直角分布。相应的，所述半导体存储器件中用于连接存储单元阵列的字线的连接结构、引线焊垫以及连接线也仅分布在相互垂直的第一方向上和第二方向上，即字线中不会存在斜线的部分，因此，形成的所述字线的连接线的线宽均一，能够提高半导体存储器件的性能。另外所述测试结构用于检验字线的有效性。
-
Patent Agency Ranking
公开(公告)号：CN108807394A
公开(公告)日：2018-11-13
申请号：CN201710312300.7
申请日：2017-05-05
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11521 , H01L21/28 , H01L29/417
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括制作接触孔时，在字线带状接触区两侧的初始层间介电层中形成保护接触孔，并在去除存储单元器件区中的初始层间介电层时以保护层覆盖所述字线带状接触区，从而避免字线带状接触区中的初始层间介电层被去除。该制作方法可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两层上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN107808884A
公开(公告)日：2018-03-16
申请号：CN201610716487.2
申请日：2016-08-24
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11582 , H01L27/1157
CPC classification number: H01L27/11582 , H01L27/11568 , H01L27/11573
Abstract: 本发明提供一种三维NAND闪存器件的制造方法，基于具有前段制程CMOS器件的半导体衬底来制作三维NAND闪存器件，同时在叠层结构中的垂直沟道侧壁上形成诱导金属层和非晶硅层，并利用退火工艺使得诱导金属层和非晶硅层交换位置且使非晶硅层晶化为多晶硅层，移除多晶硅层表面的诱导金属层后获得多晶硅垂直沟道，之后在多晶硅垂直沟道中填充多晶硅介质层以及并在多晶硅介质层顶部再覆盖多晶硅，进而可以继续制作导电通孔结构以及金属互连结构，上述步骤的制备温度均不需要高于500℃的高温，从而实现了与集成电路制造的前段制程和后段制程的兼容。
-
公开(公告)号：CN107437549A
公开(公告)日：2017-12-05
申请号：CN201610356680.X
申请日：2016-05-26
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供一种半导体器件的制作方法、半导体器件及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成多个堆叠栅结构，在所述堆叠栅结构之上还残余有硬掩膜材料层；形成覆盖所述半导体衬底、堆叠栅结构和硬掩膜材料层的间隙壁材料层；去除所述残余的硬掩膜材料层以及部分间隙壁材料层以露出部分控制栅；使所述露出的部分控制栅转变为硅化物；形成覆盖所述多个堆叠栅结构的隔离层，所述隔离层使得所述堆叠栅结构之间形成高度与所述堆叠栅结构一致的空隙。该制作方法可以降低字线干扰，提高快闪存储器的循环周期/读写次数。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN111952446B
公开(公告)日：2024-10-29
申请号：CN201910403390.X
申请日：2019-05-15
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
Abstract: 一种阻变随机存取存储器的结构及其形成方法，形成方法包括：提供衬底；在所述衬底上形成底部电极；在底部电极上形成阻变层；在所述阻变层上形成顶部电极；在所述顶部电极的顶部表面、顶部电极的侧壁表面和所述阻变层的侧壁表面形成第一保护层。所形成的阻变随机存取存储器性能得到提升。
-
公开(公告)号：CN110047867B
公开(公告)日：2023-02-03
申请号：CN201810043063.3
申请日：2018-01-17
Applicant: 中芯国际集成电路制造(北京)有限公司 , 中芯国际集成电路制造(上海)有限公司
Abstract: 本公开提供了一种存储单元、器件、存储单元阵列及其操作方法，涉及存储器技术领域。存储单元包括：第一二极管、与第一二极管间隔开的第二二极管、底电极、连接至字线的顶电极、以及位于底电极和顶电极之间的数据存储材料层。第一二极管包括在衬底中连接至置位线的第一N阱区以及与第一N阱区邻接的第一P型掺杂区。第二二极管包括在衬底中的第二N阱区以及与第二N阱区邻接、且相互间隔开的第二N型掺杂区和第二P型掺杂区，第二P型掺杂区连接至位线和复位线，位线和复位线共用一根线。
-
-
-
-
-
-
-
-
-
Search Results
119
records
(took 0.136 seconds)
