-
公开(公告)号：CN107845637B
公开(公告)日：2020-06-09
申请号：CN201610830376.4
申请日：2016-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的控制栅和自对准硬掩膜层；在所述图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于所述间隙壁之上的刻蚀停止层；形成源/漏自对准接触，其中，所述间隙壁的高度低于所述自对准硬掩膜层，所述间隙壁被所述蚀刻停止层完全包裹。该制作方法可以防止NOR存储器中控制栅与源/漏短接或击穿，提高了器件的良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN107845634B
公开(公告)日：2020-04-10
申请号：CN201610832490.0
申请日：2016-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在半导体衬底上形成图形化的控制栅和自对准硬掩膜层；在图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于间隙壁之上的刻蚀停止层；形成源/漏自对准接触，其中，图形化的自对准硬掩膜层包括第一部分和位于第一部分之下的第二部分，所述第一部分的宽度小于所述第二部分的宽度，所述间隙壁包括位于所述自对准硬掩膜层第一部分的侧壁上的第一间隙壁和位于自对准硬掩膜层第二部分和控制栅的侧壁上的第二间隙壁，第二间隙壁被蚀刻停止层完全包裹。该制作方法可以NOR存储器中控制栅与源/漏的短接或击穿。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN109273445A
公开(公告)日：2019-01-25
申请号：CN201710585449.2
申请日：2017-07-18
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517 , H01L27/11521
CPC classification number: H01L27/11517 , H01L27/11521
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；在所述半导体衬底上形成包围所述堆叠栅的层间介电层，并在所述层间介电层中形成反转接触孔；以绝缘材料填充所述反转接触孔；去除待形成源漏接触孔区域的所述层间介电层以形成源漏接触孔，其中部分间隙壁中的氧化层被去除而在间隙壁中形成空隙；在所述间隙壁上形成保护层，所述保护层填充满所述空隙；以导电材料填充所述接触孔以形成源漏接触。该制作方法可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN108807394A
公开(公告)日：2018-11-13
申请号：CN201710312300.7
申请日：2017-05-05
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11521 , H01L21/28 , H01L29/417
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括制作接触孔时，在字线带状接触区两侧的初始层间介电层中形成保护接触孔，并在去除存储单元器件区中的初始层间介电层时以保护层覆盖所述字线带状接触区，从而避免字线带状接触区中的初始层间介电层被去除。该制作方法可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两层上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN107845637A
公开(公告)日：2018-03-27
申请号：CN201610830376.4
申请日：2016-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11524
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在所述半导体衬底上形成图形化的控制栅和自对准硬掩膜层；在所述图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于所述间隙壁之上的刻蚀停止层；形成源/漏自对准接触，其中，所述间隙壁的高度低于所述自对准硬掩膜层，所述间隙壁被所述蚀刻停止层完全包裹。该制作方法可以防止NOR存储器中控制栅与源/漏短接或击穿，提高了器件的良率。该半导体器件和电子装置具有类似的优点。
-
Patent Agency Ranking
公开(公告)号：CN108649030B
公开(公告)日：2021-02-26
申请号：CN201710160746.2
申请日：2017-03-17
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11551 , H01L21/768
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；在所述半导体衬底上形成包围所述堆叠栅的层间介电层；在所述层间介电层中形成源极接触和漏极接触；其中，所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。该制作方法可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN108649030A
公开(公告)日：2018-10-12
申请号：CN201710160746.2
申请日：2017-03-17
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/115 , H01L21/768
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；在所述半导体衬底上形成包围所述堆叠栅的层间介电层；在所述层间介电层中形成源极接触和漏极接触；其中，所述间隙壁顶部区域全部由与所述层间介电层具有刻蚀选择性的材料构成。该制作方法可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN107845634A
公开(公告)日：2018-03-27
申请号：CN201610832490.0
申请日：2016-09-19
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括下述步骤：提供半导体衬底，在半导体衬底上形成图形化的控制栅和自对准硬掩膜层；在图形化的控制栅和自对准硬掩膜层的侧壁上形成间隙壁以及位于间隙壁之上的刻蚀停止层；形成源/漏自对准接触，其中，图形化的自对准硬掩膜层包括第一部分和位于第一部分之下的第二部分，所述第一部分的宽度小于所述第二部分的宽度，所述间隙壁包括位于所述自对准硬掩膜层第一部分的侧壁上的第一间隙壁和位于自对准硬掩膜层第二部分和控制栅的侧壁上的第二间隙壁，第二间隙壁被蚀刻停止层完全包裹。该制作方法可以NOR存储器中控制栅与源/漏的短接或击穿。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN108807394B
公开(公告)日：2020-11-27
申请号：CN201710312300.7
申请日：2017-05-05
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11521 , H01L21/28 , H01L29/417
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括制作接触孔时，在字线带状接触区两侧的初始层间介电层中形成保护接触孔，并在去除存储单元器件区中的初始层间介电层时以保护层覆盖所述字线带状接触区，从而避免字线带状接触区中的初始层间介电层被去除。该制作方法可以避免NOR器件接触孔制作中在字线带状接触区出现光刻胶坍塌、控制栅硬掩膜损伤，或者层间介电层在控制栅两层上残余而导致控制栅与源/漏击穿电压降低等问题，提高了器件的性能和良率。该半导体器件和电子装置具有类似的优点。
-
公开(公告)号：CN109273445B
公开(公告)日：2020-10-02
申请号：CN201710585449.2
申请日：2017-07-18
Applicant: 中芯国际集成电路制造(上海)有限公司 , 中芯国际集成电路制造(北京)有限公司
IPC: H01L27/11517 , H01L27/11521
Abstract: 本发明提供一种半导体器件及其制作方法、电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成堆叠栅，在所述堆叠栅的侧壁上形成间隙壁；在所述半导体衬底上形成包围所述堆叠栅的层间介电层，并在所述层间介电层中形成反转接触孔；以绝缘材料填充所述反转接触孔；去除待形成源漏接触孔区域的所述层间介电层以形成源漏接触孔，其中部分间隙壁中的氧化层被去除而在间隙壁中形成空隙；在所述间隙壁上形成保护层，所述保护层填充满所述空隙；以导电材料填充所述接触孔以形成源漏接触。该制作方法可以克服栅极间隙壁顶部的反转接触刻蚀停止层被去除导致的栅极与源/漏之间的击穿电压降低的问题。该半导体器件和电子装置具有类似的优点。
-
-
-
-
-
-
-
-
-
Search Results
64
records
(took 0.075 seconds)
