-
公开(公告)号：CN109285572B
公开(公告)日：2021-06-22
申请号：CN201710602288.3
申请日：2017-07-21
摘要： 本发明提供一种负升压电路、半导体器件及电子装置。该负升压电路包括主升压单元，配置为产生基本偏压信号；副升压单元，配置为与所述主升压单元并联连接，用于产生附加偏压信号，以与所述基本偏压信号共同形成所述负偏压；电压检测器，配置基于所述负升压电路输出端的电压产生作用于所述副升压单元的电压检测信号，所述电压检测信号使所述副升压单元产生所述附加偏压信号；其中，所述副升压单元的数量大于等于2，且每个所述副升压单元均对应设置有所述电压检测器。本发明的负升压电路可以降低VCC、温度和工艺对负偏压的影响，缩小各工作条件负偏压的差距。本发明的半导体器件和电子装置具有更好的读操作性能。
-
公开(公告)号：CN108346440B
公开(公告)日：2020-11-03
申请号：CN201710060974.2
申请日：2017-01-25
IPC分类号： G11C5/14
摘要： 本发明提供了一种偏压产生电路及存储器的控制电路，包括：第一上电序列和第二上电序列。第一上电序列中，通过第一上电电路产生第一电压信号，并当第一电压信号达到第一预定电压时电荷泵产生泵偏压；在第二上电序列中，通过所述第二上电序列产生第二电压信号，并当第二电压信号达到第二预定电压时偏压开关打开，所述电荷泵产生的泵偏压经由所述偏压开关输出以形成输出偏压。其中，所述第二电压信号达到第二预定电压的时间晚于所述第一电压信号达到第一预定电压的时间。本发明提供的偏压产生电路中，通过两个上电序列，实现更快速的形成稳定的输出偏压的目的。
-
公开(公告)号：CN109308922B
公开(公告)日：2020-10-09
申请号：CN201710629716.1
申请日：2017-07-28
IPC分类号： G11C7/10
摘要： 本发明提供一种存储器及其数据读出驱动电路，包括：前置单元，适于接收数据信号，所述前置单元根据所述数据信号生成前置上拉信号和前置下拉信号；上拉信号产生单元，其具有电源端和接地端，所述上拉信号产生单元根据所述前置上拉信号生成上拉信号；下拉信号产生单元，其具有电源端和接地端，所述下拉信号产生单元根据所述前置下拉信号生成下拉信号；输出单元，根据所述上拉信号和下拉信号产生输出信号，所述上拉信号产生单元的电源端接入电源电压，所述上拉信号产生单元的接地端接入所述下拉信号；所述下拉信号产生单元的电源端接入所述上拉信号，所述下拉信号产生单元的接地端接地。本发明中的技术方案可以降低功耗。
-
公开(公告)号：CN109300492B
公开(公告)日：2020-10-09
申请号：CN201710614884.3
申请日：2017-07-25
摘要： 本发明提供一种上电信号产生电路，包括：第一电压生成单元，所述第一电压生成单元的输入端接入供电电压，第一电压生成单元用于根据所述供电电压生成第一电压信号，所述第一电压生成单元的输出端连接至泄放节点；输出单元，所述输出单元的输入端连接至所述泄放节点，所述输出单元的输出端输出所述上电信号，当所述泄放节点的电压大于第一阈值时，所述上电信号翻转；泄放单元，所述泄放单元适于在所述上电信号翻转之前，对所述泄放节点进行电荷泄放。本发明中的上电信号产生电路可以更准确的产生上电信号。
-
公开(公告)号：CN108735258B
公开(公告)日：2020-10-09
申请号：CN201710273534.5
申请日：2017-04-24
摘要： 一种地址译码器电路，包括：多个位线驱动组；所述位线驱动组分别通过对应的电源开关与预设的供电电源耦接，并通过对应的地线开关与预设的地线耦接，且所述位线驱动组还分别与共用电源逻辑电路和共用地线逻辑电路耦接；控制单元，与所述电源开关和所述地线开关分别耦接，适于控制所述电源开关及所述地线开关在对应的位线驱动组处于选中状态时开启，以将对应的位线驱动组分别与所述供电电源和所述地线耦接；所述共用电源逻辑电路和共用地线逻辑电路，始终保持开启状态，适于在对应的位线驱动组处于未选中状态时，将对应的位线驱动组中的存储信息置零。上述的方案，可以简易地实现译码器电路中的漏电流控制，节省地址译码器电路的版图面积。
-
公开(公告)号：CN107481759B
公开(公告)日：2020-06-09
申请号：CN201610402929.6
申请日：2016-06-08
IPC分类号： G11C16/30
摘要： 本发明提供一种外部双电压输入选择开关电路及电子装置，所述选择开关电路包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：参考电压控制单元配置为基于一参考电压输出控制电压信号给电压抬升单元；电压抬升单元连接至第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；第一NMOS晶体管的漏极连接至所述选择开关电路的输出端，第一NMOS晶体管的源极连接至负电荷泵偏置电压。根据本发明，借助于参考电压控制单元和电压抬升单元的共同作用，可以控制第一NMOS晶体管的栅极电压与衬底电压之间的电压差小于4V，提升第一NMOS晶体管的可靠性，使所述选择开关电路输出的电压满足NVM存储单元编写和擦除操作的要求。
-
公开(公告)号：CN109308922A
公开(公告)日：2019-02-05
申请号：CN201710629716.1
申请日：2017-07-28
IPC分类号： G11C7/10
摘要： 本发明提供一种存储器及其数据读出驱动电路，包括：前置单元，适于接收数据信号，所述前置单元根据所述数据信号生成前置上拉信号和前置下拉信号；上拉信号产生单元，其具有电源端和接地端，所述上拉信号产生单元根据所述前置上拉信号生成上拉信号；下拉信号产生单元，其具有电源端和接地端，所述下拉信号产生单元根据所述前置下拉信号生成下拉信号；输出单元，根据所述上拉信号和下拉信号产生输出信号，所述上拉信号产生单元的电源端接入电源电压，所述上拉信号产生单元的接地端接入所述下拉信号；所述下拉信号产生单元的电源端接入所述上拉信号，所述下拉信号产生单元的接地端接地。本发明中的技术方案可以降低功耗。
-
公开(公告)号：CN109300492A
公开(公告)日：2019-02-01
申请号：CN201710614884.3
申请日：2017-07-25
摘要： 本发明提供一种上电信号产生电路，包括：第一电压生成单元，所述第一电压生成单元的输入端接入供电电压，第一电压生成单元用于根据所述供电电压生成第一电压信号，所述第一电压生成单元的输出端连接至泄放节点；输出单元，所述输出单元的输入端连接至所述泄放节点，所述输出单元的输出端输出所述上电信号，当所述泄放节点的电压大于第一阈值时，所述上电信号翻转；泄放单元，所述泄放单元适于在所述上电信号翻转之前，对所述泄放节点进行电荷泄放。本发明中的上电信号产生电路可以更准确的产生上电信号。
-
公开(公告)号：CN108305647B
公开(公告)日：2020-09-25
申请号：CN201710020992.8
申请日：2017-01-11
摘要： 本发明提供了一种输出驱动器及存储器的读电路，所述输出驱动器包括一上拉电路、一下拉电路以及一与上拉电路和下拉电路均连接的均衡电路；所述均衡电路可为所述上拉电路和/或所述下拉电路的信号节点处提供一均衡电压，以使所述输出驱动电路保持一稳定的状态，从而在第一次接收初始信号时，能够形成稳定的输出信号。将本发明提供的输出驱动器应用于其他的电路系统中，例如存储器的读电路中，可有效保障读电路在第一次读取数据信号时，可生成稳定的输出信号，进而可确保读操作的准确性。
-
公开(公告)号：CN108270430A
公开(公告)日：2018-07-10
申请号：CN201611262110.0
申请日：2016-12-30
IPC分类号： H03K19/0175
摘要： 本发明提供了一种电平转换电路，包括用于输出第一电压源的电压值的第一电路和用于输出第二电压源的电压值的第二电路，其中，在第一电路的第一晶体管和第一电压源之间连接有一缓冲元件，通过所述缓冲元件缓解第一电压源对第一晶体管漏极节点处的充电速率，避免在该节点处产生毛刺信号；此外，所述缓冲元件还可有效缓解第一晶体管的漏电流效应，进而当所述第一晶体管为低压晶体管时，仍可能确保所述电平转换电路能够运行，进而可允许所述电平转换电路在较低的工作电压下仍然能够维持其正常的工作状态，有效增加了电平转换电路的工作电压的范围。
-
-
-
-
-
-
-
-
-
搜索结果
27 条记录 (耗时 0.089 秒)
