-
公开(公告)号：CN108470573A
公开(公告)日：2018-08-31
申请号：CN201710099602.0
申请日：2017-02-23
摘要： 非易失性存储器，所述非易失性存储器包括：电平监测电路、控制单元和位线调节器；所述位线调节器，包括多路放电通路；所述电平监测电路，适于对读取数据时所述非易失性存储器的存储单元位线的预充电电压进行监测，并当检测到所述非易失性存储器的存储单元位线的预充电电压大于预设的电压阈值时，输出相应的反馈信号；所述控制单元，适于在接收到所述电平监测电路的反馈信号时，控制所述位线调节器中相应数量的放电通路开启，以对所述位线进行放电。上述的方案，可以提高非易失性存储器的数据读取速度。
-
公开(公告)号：CN107403641B
公开(公告)日：2020-12-18
申请号：CN201610342963.9
申请日：2016-05-20
摘要： 本发明提供一种基于有限状态机控制的存储器读写方法及存储器装置。所述有限状态机包括读状态、加载状态、擦除状态、写状态、放电状态。所述方法包括：在所述有限状态机进入所述加载状态之后，接收输出使能信号；所述输出使能信号触发所述有限状态机进入所述读状态，从而使得所述读状态和所述加载状态同时发生。基于有限状态机控制的存储器读写方法有效减小了存储器的读写操作时间而无需额外的外部读缓冲器。
-
公开(公告)号：CN107103932B
公开(公告)日：2020-05-01
申请号：CN201610094461.9
申请日：2016-02-19
摘要： 本申请提供了一种位线驱动电路及一种包括位线驱动电路的非易失性存储电路，通过利用NMOS晶体管的更高的栅极和基底的电压差来提高读传感速度，可以增加传感放大电路读信号的读取速度，进而提高非易失性存储电路的性能。
-
公开(公告)号：CN107591180A
公开(公告)日：2018-01-16
申请号：CN201610531757.2
申请日：2016-07-07
摘要： 一种非挥发性存储器及其读取数据的方法，所述存储器包括：存储阵列，包括多个矩阵排列的存储单元，其中，位于奇数列的存储单元为第一存储单元，位于偶数列的存储单元为第二存储单元；多根位线，包括与第一存储单元对应相连的奇数位线，以及与第二存储单元对应相连的偶数位线。本发明所述的奇数位线和偶数位线的结构和形成工艺相同，因此，奇数位线和偶数位线的寄生电容值和漏电流相近，读取数据时，可以避免因奇数位线和偶数位线的漏电流或寄生电容值差异过大引起的数据误差，可以提高读取数据的精确度。
-
公开(公告)号：CN107481759B
公开(公告)日：2020-06-09
申请号：CN201610402929.6
申请日：2016-06-08
IPC分类号： G11C16/30
摘要： 本发明提供一种外部双电压输入选择开关电路及电子装置，所述选择开关电路包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：参考电压控制单元配置为基于一参考电压输出控制电压信号给电压抬升单元；电压抬升单元连接至第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；第一NMOS晶体管的漏极连接至所述选择开关电路的输出端，第一NMOS晶体管的源极连接至负电荷泵偏置电压。根据本发明，借助于参考电压控制单元和电压抬升单元的共同作用，可以控制第一NMOS晶体管的栅极电压与衬底电压之间的电压差小于4V，提升第一NMOS晶体管的可靠性，使所述选择开关电路输出的电压满足NVM存储单元编写和擦除操作的要求。
-
公开(公告)号：CN107481759A
公开(公告)日：2017-12-15
申请号：CN201610402929.6
申请日：2016-06-08
IPC分类号： G11C16/30
摘要： 本发明提供一种外部双电压输入选择开关电路及电子装置，所述选择开关电路包括参考电压控制单元、电压抬升单元以及一第一NMOS晶体管，其中：参考电压控制单元配置为基于一参考电压输出控制电压信号给电压抬升单元；电压抬升单元连接至第一NMOS晶体管的栅极，配置为基于所述控制电压信号输出一栅极电压给所述栅极；第一NMOS晶体管的漏极连接至所述选择开关电路的输出端，第一NMOS晶体管的源极连接至负电荷泵偏置电压。根据本发明，借助于参考电压控制单元和电压抬升单元的共同作用，可以控制第一NMOS晶体管的栅极电压与衬底电压之间的电压差小于4V，提升第一NMOS晶体管的可靠性，使所述选择开关电路输出的电压满足NVM存储单元编写和擦除操作的要求。
-
公开(公告)号：CN107403641A
公开(公告)日：2017-11-28
申请号：CN201610342963.9
申请日：2016-05-20
摘要： 本发明提供一种基于有限状态机控制的存储器读写方法及存储器装置。所述有限状态机包括读状态、加载状态、擦除状态、写状态、放电状态。所述方法包括：在所述有限状态机进入所述加载状态之后，接收输出使能信号；所述输出使能信号触发所述有限状态机进入所述读状态，从而使得所述读状态和所述加载状态同时发生。基于有限状态机控制的存储器读写方法有效减小了存储器的读写操作时间而无需额外的外部读缓冲器。
-
公开(公告)号：CN107103932A
公开(公告)日：2017-08-29
申请号：CN201610094461.9
申请日：2016-02-19
摘要： 本申请提供了一种位线驱动电路及一种包括位线驱动电路的非易失性存储电路，通过利用NMOS晶体管的更高的栅极和基底的电压差来提高读传感速度，可以增加传感放大电路读信号的读取速度，进而提高非易失性存储电路的性能。
-
公开(公告)号：CN102385899B
公开(公告)日：2014-05-21
申请号：CN201010272725.8
申请日：2010-08-27
IPC分类号： G11C7/06
摘要： 本发明公开了一种应用在存储器中的锁存放大电路及读取方法，其中，该电路包括多个局部位线锁存模块及一个全局位线放大模块，其中，局部位线锁存模块，用于根据施加的预充电脉冲信号，通过局部位线为局部位线上的存储单元充电，等待局部位线上的存储单元通过局部位线反馈电平信号时，再根据所施加的控制信号，接收该电平信号后发送给全局位线放大模块，所述反馈的电平信号指示存储单元所存储的数据；全局位线放大模块，用于通过全局位线接收到局部位线锁存模块发送的存储单元的电平信号，放大锁存后，输出给外部设备。本发明在读取存储单元存储的数据时减少耗费的电能。
-
公开(公告)号：CN107526857A
公开(公告)日：2017-12-29
申请号：CN201610479607.1
申请日：2016-06-22
IPC分类号： G06F17/50
CPC分类号： G06F17/5036
摘要： 本发明揭示了一种EEPROM单元仿真模型，包括：状态判断单元，分别连接一位线、一字线和一栅极线，根据所述位线的输入电压、所述字线的输入电压和所述栅极线的输入电压，输出控制信号；可变电阻单元，所述可变电阻单元的一端连接所述位线，所述可变电阻单元的另一端连接一源极线，所述可变电阻单元接收所述控制信号，并根据所述控制信号调整所述可变电阻单元的电阻值。本发明还揭示了一种EEPROM阵列仿真模型。本发明提供的EEPROM单元仿真模型可以同时进行功能时序验证和数据验证。
-
-
-
-
-
-
-
-
-
搜索结果
14 条记录 (耗时 0.39 秒)