-
公开(公告)号：CN110838525B
公开(公告)日：2023-09-15
申请号：CN201810936906.2
申请日：2018-08-16
IPC分类号： H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
摘要： 本发明提供了一种LDMOS器件及其形成方法，在衬底上形成跨接所述体区及所述漂移区的栅极结构，然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板，所述场极板的导电板、绝缘板及中间板可以构成若干个电容器结构，所述LDMOS器件在工作时，不仅可以在源区和漏区施加电压，还可以通过在导电板上加电压以改变若干个电容器的场强，从而更加灵活的改变所述源区至漏区通路上的场强，进而提高了器件的性能；进一步，在后续在形成导电插塞时，中间板的存在可以避免由于工艺误差把导电插塞打到绝缘板上的情况，使加工导电插塞的余量更大，工艺更稳定，形成的器件可靠性更高。
-
公开(公告)号：CN106505069A
公开(公告)日：2017-03-15
申请号：CN201510566157.5
申请日：2015-09-08
IPC分类号： H01L27/11517
摘要： 本发明涉及一种EEPROM存储器件及其制备方法、电子装置。所述方法包括步骤S1：提供衬底，在所述衬底上形成有栅极结构，在所述栅极结构一侧的所述衬底中形成有漏区，在所述栅极结构和所述漏区之间的所述衬底上还形成有虚拟栅极结构；步骤S2：在所述虚拟栅极结构上方、所述栅极结构靠近所述虚拟栅极结构的一侧上方和漏区中心区域两侧的上方形成自对准硅化物阻挡层；步骤S3：在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。所述结构的制备方法仅通过增加两个图案化的掩膜层，即栅极图案化掩膜层和自对对硅化物掩膜层即可实现，工艺步骤简易，不会造成成本的增加，同时能极大的提高器件性能。
-
公开(公告)号：CN114823841A
公开(公告)日：2022-07-29
申请号：CN202110070489.X
申请日：2021-01-19
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 一种半导体结构及其形成方法，半导体结构包括：栅极结构，位于基底上，以平行于基底表面，且垂直于栅极结构的延伸方向为横向；漏极，位于栅极结构的一侧；第一漂移区，与漏极位于栅极结构的同一侧，第一漂移区在基底中的投影覆盖漏极在基底中的投影；第二漂移区，位于栅极结构中靠近漏极的一端，且第一漂移区和第二漂移区在横向上相间隔，第二漂移区的离子掺杂浓度高于第一漂移区的离子掺杂浓度。本发明实施例中，第一漂移区在基底中的投影覆盖漏极在基底中的投影，因此第一漂移区承载的漏极压降较高，使得LDMOS的击穿电压较高；且因为第二漂移区的离子掺杂浓度高于第一漂移区的离子掺杂浓度，从而第一漂移区的导通电阻较小，使得LDMOS的导通电流较大。
-
公开(公告)号：CN111354792A
公开(公告)日：2020-06-30
申请号：CN201811567232.X
申请日：2018-12-20
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明提供一种LDMOS器件及其形成方法、半导体器件的形成方法，LDMOS器件包括：位于漂移区内的漏区；位于体区内的源区，基底暴露出所述源区表面，且所述源区紧挨栅极结构，所述源区的掺杂类型与漏区的掺杂类型相同；位于所述体区内且紧挨所述源区的体接触区，所述基底暴露出所述体接触区表面，且所述体接触区的掺杂类型与所述体区的掺杂类型相同；位于所述体区内且位于所述体接触区下方的击穿调节掺杂区，所述击穿调节掺杂区的掺杂类型与所述体区的掺杂类型相同，所述击穿调节掺杂区适于提高所述体区与漂移区之间的抗穿通能力。本发明在体接触区与体区之间设置有击穿调节掺杂区，提高体区与漂移区之间的抗穿通能力。
-
公开(公告)号：CN110838524A
公开(公告)日：2020-02-25
申请号：CN201810936122.X
申请日：2018-08-16
IPC分类号： H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
摘要： 本发明提供了一种LDMOS器件及其形成方法，在衬底上形成跨接所述体区及所述漂移区的栅极结构，然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板，所述场极板的导电板及绝缘板可以构成电容器结构，所述LDMOS器件在工作时，不仅可以在源区和漏区施加电压，还可以通过在导电板上加电压以改变电容器的场强，从而更加灵活的改变所述源区至漏区通路上的场强，进而提高了器件的性能。
-
公开(公告)号：CN106505069B
公开(公告)日：2019-09-27
申请号：CN201510566157.5
申请日：2015-09-08
IPC分类号： H01L27/11517
摘要： 本发明涉及一种EEPROM存储器件及其制备方法、电子装置。所述方法包括步骤S1：提供衬底，在所述衬底上形成有栅极结构，在所述栅极结构一侧的所述衬底中形成有漏区，在所述栅极结构和所述漏区之间的所述衬底上还形成有虚拟栅极结构；步骤S2：在所述虚拟栅极结构上方、所述栅极结构靠近所述虚拟栅极结构的一侧上方和漏区中心区域两侧的上方形成自对准硅化物阻挡层；步骤S3：在所述栅极结构远离所述虚拟栅极结构的一侧以及所述漏区中心区域的上方形成自对准硅化物层。所述结构的制备方法仅通过增加两个图案化的掩膜层，即栅极图案化掩膜层和自对对硅化物掩膜层即可实现，工艺步骤简易，不会造成成本的增加，同时能极大的提高器件性能。
-
公开(公告)号：CN110838524B
公开(公告)日：2023-07-07
申请号：CN201810936122.X
申请日：2018-08-16
IPC分类号： H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
摘要： 本发明提供了一种LDMOS器件及其形成方法，在衬底上形成跨接所述体区及所述漂移区的栅极结构，然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板，所述场极板的导电板及绝缘板可以构成电容器结构，所述LDMOS器件在工作时，不仅可以在源区和漏区施加电压，还可以通过在导电板上加电压以改变电容器的场强，从而更加灵活的改变所述源区至漏区通路上的场强，进而提高了器件的性能。
-
公开(公告)号：CN111354792B
公开(公告)日：2023-09-12
申请号：CN201811567232.X
申请日：2018-12-20
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明提供一种LDMOS器件及其形成方法、半导体器件的形成方法，LDMOS器件包括：位于漂移区内的漏区；位于体区内的源区，基底暴露出所述源区表面，且所述源区紧挨栅极结构，所述源区的掺杂类型与漏区的掺杂类型相同；位于所述体区内且紧挨所述源区的体接触区，所述基底暴露出所述体接触区表面，且所述体接触区的掺杂类型与所述体区的掺杂类型相同；位于所述体区内且位于所述体接触区下方的击穿调节掺杂区，所述击穿调节掺杂区的掺杂类型与所述体区的掺杂类型相同，所述击穿调节掺杂区适于提高所述体区与漂移区之间的抗穿通能力。本发明在体接触区与体区之间设置有击穿调节掺杂区，提高体区与漂移区之间的抗穿通能力。
-
公开(公告)号：CN114765221A
公开(公告)日：2022-07-19
申请号：CN202110050105.8
申请日：2021-01-14
IPC分类号： H01L29/78 , H01L29/423 , H01L21/336
摘要： 一种半导体结构及其形成方法，其中，结构包括：基底，所述基底具有邻接的漂移区和体区，且所述漂移区的导电类型和体区的导电类型相反；位于所述基底上的第一栅极结构，所述第一栅极结构沿第一方向横跨所述漂移区和体区之间的边界，所述第一方向为第一栅极结构延伸方向的垂直方向；位于所述体区中的源区；位于所述漂移区中的漏区和第一隔离结构，所述源区和漏区分别位于所述第一栅极结构的两侧，所述第一隔离结构位于所述第一栅极结构和漏区之间，并且，所述第一栅极结构与所述第一隔离结构之间沿第一方向有间距；位于所述第一隔离结构表面的第二栅极结构。从而，提高了LDMOS晶体管的性能。
-
公开(公告)号：CN110838525A
公开(公告)日：2020-02-25
申请号：CN201810936906.2
申请日：2018-08-16
IPC分类号： H01L29/78 , H01L29/40 , H01L29/423 , H01L21/336
摘要： 本发明提供了一种LDMOS器件及其形成方法，在衬底上形成跨接所述体区及所述漂移区的栅极结构，然后再在所述栅极结构靠近所述漏区的侧壁及所述栅极结构与所述漏区之间的衬底上形成场极板，所述场极板的导电板、绝缘板及中间板可以构成若干个电容器结构，所述LDMOS器件在工作时，不仅可以在源区和漏区施加电压，还可以通过在导电板上加电压以改变若干个电容器的场强，从而更加灵活的改变所述源区至漏区通路上的场强，进而提高了器件的性能；进一步，在后续在形成导电插塞时，中间板的存在可以避免由于工艺误差把导电插塞打到绝缘板上的情况，使加工导电插塞的余量更大，工艺更稳定，形成的器件可靠性更高。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.062 秒)
