-
公开(公告)号：CN107526857A
公开(公告)日：2017-12-29
申请号：CN201610479607.1
申请日：2016-06-22
IPC分类号： G06F17/50
CPC分类号： G06F17/5036
摘要： 本发明揭示了一种EEPROM单元仿真模型，包括：状态判断单元，分别连接一位线、一字线和一栅极线，根据所述位线的输入电压、所述字线的输入电压和所述栅极线的输入电压，输出控制信号；可变电阻单元，所述可变电阻单元的一端连接所述位线，所述可变电阻单元的另一端连接一源极线，所述可变电阻单元接收所述控制信号，并根据所述控制信号调整所述可变电阻单元的电阻值。本发明还揭示了一种EEPROM阵列仿真模型。本发明提供的EEPROM单元仿真模型可以同时进行功能时序验证和数据验证。
-
公开(公告)号：CN115223617A
公开(公告)日：2022-10-21
申请号：CN202110418679.6
申请日：2021-04-19
IPC分类号： G11C11/4096
摘要： 一种存储控制系统、存储模块及其逻辑控制方法，所述存储控制系统包括：控制模块，用于提供控制信号；存储模块，包括多个依次串行连接的存储器；存储模块响应于控制信号对多个存储器依次执行相应的操作，并在所有的存储器均执行完相应的操作后输出结束状态信号至所述控制模块。存储模块中，多个存储器依次串行连接，使得多个存储器能够依次响应于控制信号执行相应的操作，并在所有的存储器均执行完相应的操作后输出结束状态信号至控制模块，从而控制模块能够将多个存储器作为一个整体的存储模块进行逻辑控制，优化了控制模块与存储模块之间的连接，并且减少了控制模块所需的引脚数量、降低了控制模块的设计复杂度。
-
公开(公告)号：CN107526857B
公开(公告)日：2021-04-23
申请号：CN201610479607.1
申请日：2016-06-22
IPC分类号： G06F30/3308
摘要： 本发明揭示了一种EEPROM单元仿真模型，包括：状态判断单元，分别连接一位线、一字线和一栅极线，根据所述位线的输入电压、所述字线的输入电压和所述栅极线的输入电压，输出控制信号；可变电阻单元，所述可变电阻单元的一端连接所述位线，所述可变电阻单元的另一端连接一源极线，所述可变电阻单元接收所述控制信号，并根据所述控制信号调整所述可变电阻单元的电阻值。本发明还揭示了一种EEPROM阵列仿真模型。本发明提供的EEPROM单元仿真模型可以同时进行功能时序验证和数据验证。
-
公开(公告)号：CN107403641B
公开(公告)日：2020-12-18
申请号：CN201610342963.9
申请日：2016-05-20
摘要： 本发明提供一种基于有限状态机控制的存储器读写方法及存储器装置。所述有限状态机包括读状态、加载状态、擦除状态、写状态、放电状态。所述方法包括：在所述有限状态机进入所述加载状态之后，接收输出使能信号；所述输出使能信号触发所述有限状态机进入所述读状态，从而使得所述读状态和所述加载状态同时发生。基于有限状态机控制的存储器读写方法有效减小了存储器的读写操作时间而无需额外的外部读缓冲器。
-
公开(公告)号：CN106409707B
公开(公告)日：2020-11-27
申请号：CN201510451760.9
申请日：2015-07-28
IPC分类号： H01L21/66
摘要： 一种非接触式射频芯片晶元测试方法及装置，其中，非接触式射频芯片晶元测试方法包括：待测试非接触式射频芯片晶元接收测试信号，所述测试信号的载波频率低于对应的射频通信协议规定频率；基于预置的内部时钟对所述测试信号进行处理，以获得对应的通信信息。采用所述非接触式射频芯片晶元测试方法及装置可避免多个非接触式射频芯片晶元测试信号之间的干扰，提升测试的稳定性。
-
公开(公告)号：CN107437434B
公开(公告)日：2020-09-29
申请号：CN201610357262.2
申请日：2016-05-26
摘要： 本发明提供一种高压电平位移电路和非易失性存储器。所述高压电平位移电路包括：控制信号生成模块，其根据输入端的时序信号和使能信号生成控制信号；电压选择模块，其根据所述控制信号从多个输入电压信号中选择一个电压信号进行输出；偏置电路模块，其接收所述电压选择模块的输出电压信号并根据所述输出电压信号生成偏置电压信号；开关电路模块，其基于所述偏置电压信号控制所述高压电平位移电路的输出。所述电路在不影响中低压MOS晶体管正常工作的情况下进行高压电平位移，并且因此降低了电路的整体功耗。
-
公开(公告)号：CN107644659B
公开(公告)日：2020-08-18
申请号：CN201610578748.9
申请日：2016-07-21
摘要： 本发明提供一种多时序可编程存储器及电子装置，所述多时序可编程存储器包括多时序可编程存储单元阵列、第一电源供应装置、第二电源供应装置、电流监控模块和时钟控制模块，其中：第一电源供应装置配置为给存储单元阵列中的位线提供正偏压；第二电源供应装置配置为给存储单元阵列中的源线提供负偏压；电流监控模块配置为检测从位线流向源线的编写电流，并根据其大小输出控制信号ICC‑OUT；时钟控制模块配置为根据输入的控制信号ICC‑OUT向第一电源供应装置和第二电源供应装置传送不同的时钟频率，以调节第一电源供应装置和第二电源供应装置的泵驱动。根据本发明，可以降低编写电流，最小化泵驱动和电容，最终使位线与源线之间具备所需要的恒定电位。
-
公开(公告)号：CN107644659A
公开(公告)日：2018-01-30
申请号：CN201610578748.9
申请日：2016-07-21
摘要： 本发明提供一种多时序可编程存储器及电子装置，所述多时序可编程存储器包括多时序可编程存储单元阵列、第一电源供应装置、第二电源供应装置、电流监控模块和时钟控制模块，其中：第一电源供应装置配置为给存储单元阵列中的位线提供正偏压；第二电源供应装置配置为给存储单元阵列中的源线提供负偏压；电流监控模块配置为检测从位线流向源线的编写电流，并根据其大小输出控制信号ICC-OUT；时钟控制模块配置为根据输入的控制信号ICC-OUT向第一电源供应装置和第二电源供应装置传送不同的时钟频率，以调节第一电源供应装置和第二电源供应装置的泵驱动。根据本发明，可以降低编写电流，最小化泵驱动和电容，最终使位线与源线之间具备所需要的恒定电位。
-
公开(公告)号：CN107481745A
公开(公告)日：2017-12-15
申请号：CN201610402677.7
申请日：2016-06-07
IPC分类号： G11C5/14
摘要： 本发明提供一种负升压电路、半导体器件及电子装置。该负升压电路包括第一传输电路，所述第一传输电路配置为将基准信号传输至第一升压节点；第一延时电路，所述第一延时电路配置为基于所述第一传输电路的反馈信号和第一抬升使能信号生成第一电压抬升信号；第一电压抬升电路，所述第一电压抬升电路配置为基于所述第一电压抬升信号将所述第一升压节点的电压转变为第一阶负偏压，其中所述第一延时电路配置为使所述第一传输电路的反馈信号和所述第一电压抬升信号之间具有第一预定延时。本发明的负升压电路就有更高效的负升压电路，本发明的半导体器件和电子装置具有更好的读操作性能。
-
公开(公告)号：CN107085447A
公开(公告)日：2017-08-22
申请号：CN201610087268.2
申请日：2016-02-16
IPC分类号： G05F1/567
CPC分类号： G05F1/567
摘要： 本发明提供一种用于多时间程序存储器的泵体结构和电子装置。所述泵体结构包括：温度检测单元，被配置为用于检测多个不同的温度；泵参考偏置单元，被配置为用于基于所述温度检测单元检测到的所述温度，输出相应的参考偏置；以及泵偏置调节单元，被配置为用于基于所述泵参考偏置单元的输出来调节泵偏置。本发明的用于多时间程序存储器的泵体结构可以用于很宽的温度范围，例如-40C至125C或更高的应用，并且具有低功耗。
-
-
-
-
-
-
-
-
-
搜索结果
33 条记录 (耗时 0.091 秒)
