-
公开(公告)号：CN109819457B
公开(公告)日：2020-05-22
申请号：CN201910075767.3
申请日：2019-01-25
申请人： 云南大学
摘要： 本发明属于电子信息技术领域，特别涉及一种基于FPGA的两级门限轮询系统。基于FPGA的两级门限轮询系统，包括依次连接的信源模块、站点模块、控制模块以及数据接收模块。本发明的基于FPGA的两级门限轮询系统，为进一步改善基本门限服务规则下WSN的时延性能，提出两级门限限服务调度策略，充分发挥FPGA并行处理与时序控制优势，借鉴Buxton对轮询系统的设计思路首次对两级门限限服务轮询系统进行硬件实现，验证了设计的正确性，在MAC层进一步降低了WSN通信时延、具有更好的QoS特性，对WSN实时业务处理具有很大的实用价值。
-
公开(公告)号：CN109819457A
公开(公告)日：2019-05-28
申请号：CN201910075767.3
申请日：2019-01-25
申请人： 云南大学
摘要： 本发明属于电子信息技术领域，特别涉及一种基于FPGA的两级门限轮询系统。基于FPGA的两级门限轮询系统，包括依次连接的信源模块、站点模块、控制模块以及数据接收模块。本发明的基于FPGA的两级门限轮询系统，为进一步改善基本门限服务规则下WSN的时延性能，提出两级门限限服务调度策略，充分发挥FPGA并行处理与时序控制优势，借鉴Buxton对轮询系统的设计思路首次对两级门限限服务轮询系统进行硬件实现，验证了设计的正确性，在MAC层进一步降低了WSN通信时延、具有更好的QoS特性，对WSN实时业务处理具有很大的实用价值。
-
公开(公告)号：CN108616570A
公开(公告)日：2018-10-02
申请号：CN201810254538.3
申请日：2018-03-26
申请人： 云南大学 , 云南省教育科学研究院
IPC分类号： H04L29/08 , H04L12/861 , H04L12/863
摘要： 本发明涉及一种非对称门限服务轮询系统的FPGA实现，属无线传感器网络通信领域。采用原理图与文本输入相结合的方法对系统进行自上而下的设计，利用FPGA内置异步fifo软核对各站点所接收到的具有泊松分布特性的信息分组进行缓存与发送，并借助于分频技术进行速度匹配、实现fifo存储器读与写的独立时钟控制，满足服务器在处理不同的业务时在处理速率方面的要求；设计采用门限规则对各站点提供服务，有效克服完全规则下的站点“忙碌”与“饥饿”问题、解决限定规则下的相位频繁切换问题，利用Verilog HDL语言进行有限状态机设置，控制各站点之间具有不同的转换时间，保证站点之间服务的公平性。本发明控制灵活、开发周期短，可广泛应用于多样性业务处理场合。
-
公开(公告)号：CN107908897A
公开(公告)日：2018-04-13
申请号：CN201711261425.8
申请日：2017-12-04
申请人： 云南大学 , 云南省教育科学研究院
IPC分类号： G06F17/50
CPC分类号： G06F17/5054
摘要： 本发明涉及一种基于FPGA的区分优先级轮询系统，属无线传感器网络通信领域。本系统巧妙地借助MATLAB工具，利用分频技术产生服从泊松分布的原始信息分组；利用Verilog HDL语言控制状态机的转移，实现对系统服务秩序的控制，实现对系统中高优先级站点完全服务、普通站点门限服务的混合调度；利用FPGA内置异步FIFO软核对站点信息进行缓存、发送，有效地实现了各站点信息分组到达与发送过程的速度匹配。服务器优先对中心站点进行完全服务、对普通站点提供门限服务，使得中心站点业务具有较好的时延特性，同时又兼顾了普通站点的业务，有效避免了系统中相位停留或频繁切换的问题，控制灵活，可广泛应用于区分优先级、对时延特性要求较高的多业务系统中。
-
-
-
搜索结果
4 条记录 (耗时 0.019 秒)
