显示基板及其制造方法、显示面板及其封装方法

    公开(公告)号:CN107994058A

    公开(公告)日:2018-05-04

    申请号:CN201711202350.6

    申请日:2017-11-27

    IPC分类号: H01L27/32 H01L51/52 H01L51/56

    摘要: 本发明公开了一种显示基板及其制造方法、显示面板及其封装方法,属于显示技术领域。该显示基板包括:衬底基板,设置在该衬底基板上的绝缘层和多条导线;该绝缘层位于该衬底基板的封装区域的部分设置有至少一个凹槽,该至少一个凹槽与该多条导种的至少一条导线一一对应;该至少一条导线中,每条导线位于该封装区域的部分设置在对应的一个凹槽内。本发明提供的显示基板可以通过凹槽将相邻的导线隔离开,该位于凹槽内的导线即使在封装的过程中被高温烧熔,也不会与其他相邻的导线短路,有效降低了显示不良的概率。

    一种薄膜晶体管及其制作方法、OLED显示面板

    公开(公告)号:CN107195689B

    公开(公告)日:2021-01-22

    申请号:CN201710602821.6

    申请日:2017-07-21

    IPC分类号: H01L29/786 H01L21/336

    摘要: 本发明公开了一种薄膜晶体管及其制作方法、OLED显示面板,用以采用形成薄膜晶体管中栅极的图形的掩膜版形成LDD区域,从而节省了制作成本。所述薄膜晶体管的制作方法,包括:在衬底基板上依次形成多晶硅膜层和栅极绝缘层;采用构图工艺在具有所述栅极绝缘层的衬底基板之上形成栅极的图形;对具有所述栅极的图形的衬底基板进行第一次掺杂;采用形成所述栅极的图形的掩膜版在经过所述第一次掺杂之后的衬底基板上形成第一光刻胶的图形,所述第一光刻胶的图形覆盖所述栅极的图形以及用于形成轻掺杂漏区的区域;对具有所述第一光刻胶的图形的衬底基板进行第二次掺杂,形成有源层的图形。

    一种薄膜晶体管及其制作方法、OLED显示面板

    公开(公告)号:CN107195689A

    公开(公告)日:2017-09-22

    申请号:CN201710602821.6

    申请日:2017-07-21

    IPC分类号: H01L29/786 H01L21/336

    摘要: 本发明公开了一种薄膜晶体管及其制作方法、OLED显示面板,用以采用形成薄膜晶体管中栅极的图形的掩膜版形成LDD区域,从而节省了制作成本。所述薄膜晶体管的制作方法,包括:在衬底基板上依次形成多晶硅膜层和栅极绝缘层;采用构图工艺在具有所述栅极绝缘层的衬底基板之上形成栅极的图形;对具有所述栅极的图形的衬底基板进行第一次掺杂;采用形成所述栅极的图形的掩膜版在经过所述第一次掺杂之后的衬底基板上形成第一光刻胶的图形,所述第一光刻胶的图形覆盖所述栅极的图形以及用于形成轻掺杂漏区的区域;对具有所述第一光刻胶的图形的衬底基板进行第二次掺杂,形成有源层的图形。

    一种NMOS器件及其制作方法

    公开(公告)号:CN104362177A

    公开(公告)日:2015-02-18

    申请号:CN201410532290.4

    申请日:2014-10-10

    摘要: 本发明提供一种NMOS器件及其制作方法,包括:第一栅极结构和第二栅极结构;位于所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处的第一轻掺杂区,位于靠近所述第二栅极结构处且在所述第二栅极结构远离所述第一栅极结构的一侧的第二轻掺杂区,所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区;位于所述第一轻掺杂区和所述第二栅极结构之间的N型重掺杂区;位于所述第一栅极结构远离所述第二栅极结构的一侧的源区,位于所述第二轻掺杂区远离所述第二栅极结构的一侧的漏区。本发明能够使得源漏串联电阻降低40%左右,线性区和饱和区的跨导分别增加50%和20%左右,获得较小的漏电流和较低功耗。

    显示基板及其制造方法、显示面板及其封装方法

    公开(公告)号:CN107994058B

    公开(公告)日:2019-08-27

    申请号:CN201711202350.6

    申请日:2017-11-27

    IPC分类号: H01L27/32 H01L51/52 H01L51/56

    摘要: 本发明公开了一种显示基板及其制造方法、显示面板及其封装方法,属于显示技术领域。该显示基板包括:衬底基板,设置在该衬底基板上的绝缘层和多条导线;该绝缘层位于该衬底基板的封装区域的部分设置有至少一个凹槽,该至少一个凹槽与该多条导种的至少一条导线一一对应;该至少一条导线中,每条导线位于该封装区域的部分设置在对应的一个凹槽内。本发明提供的显示基板可以通过凹槽将相邻的导线隔离开,该位于凹槽内的导线即使在封装的过程中被高温烧熔,也不会与其他相邻的导线短路,有效降低了显示不良的概率。

    一种NMOS器件及其制作方法

    公开(公告)号:CN104362177B

    公开(公告)日:2018-09-04

    申请号:CN201410532290.4

    申请日:2014-10-10

    摘要: 本发明提供一种NMOS器件及其制作方法,包括:第一栅极结构和第二栅极结构;位于所述第一栅极结构和第二栅极结构之间且靠近所述第一栅极结构处的第一轻掺杂区,位于靠近所述第二栅极结构处且在所述第二栅极结构远离所述第一栅极结构的一侧的第二轻掺杂区,所述第一轻掺杂区和所述第二轻掺杂区为N型轻掺杂区;位于所述第一轻掺杂区和所述第二栅极结构之间的N型重掺杂区;位于所述第一栅极结构远离所述第二栅极结构的一侧的源区,位于所述第二轻掺杂区远离所述第二栅极结构的一侧的漏区。本发明能够使得源漏串联电阻降低40%左右,线性区和饱和区的跨导分别增加50%和20%左右,获得较小的漏电流和较低功耗。