公开(公告)号：CN118971807A

公开(公告)日：2024-11-15

申请号：CN202410575370.1

申请日：2024-05-10

Applicant: 住友电工光电子器件创新株式会社

Inventor： 森拓磨

IPC: H03F1/02 ,  H03F1/56

Abstract: 本发明提供高频放大电路和高频放大器件。高频放大电路具备多赫蒂放大器，该多赫蒂放大器具有主放大器和峰值放大器。主放大器包括第一输入端、第一输出端以及第一晶体管。主放大器仅包括第一高次谐波处理电路和第一基波匹配电路中的第一高次谐波处理电路，其中，该第一高次谐波处理电路用于抑制输入至第一晶体管的高次谐波，该第一基波匹配电路用于与第一晶体管的输入阻抗获得匹配。峰值放大器包括第二输入端、第二输出端以及第二晶体管。峰值放大器仅包括第二高次谐波处理电路和第二基波匹配电路中的第二基波匹配电路，其中，该第二高次谐波处理电路用于抑制输入至第二晶体管的高次谐波，该第二基波匹配电路用于与第二晶体管的输入阻抗获得匹配。

公开(公告)号：CN119542294A

公开(公告)日：2025-02-28

申请号：CN202411043720.6

申请日：2024-07-31

Applicant: 住友电工光电子器件创新株式会社

Inventor： 森拓磨

IPC: H01L23/48 ,  H01L23/495 ,  H05K1/18 ,  H05K3/30

Abstract: 本公开涉及半导体装置、高频装置及其制造方法。本公开提供能实现特性的调整的半导体装置。半导体装置(100)具备：导电性的基座(11)；第一芯片和第二芯片，搭载于所述基座上；以及第一接合线(32)，将所述第一芯片与所述第二芯片之间电连接，传输高频信号，所述基座具有第一开口(15)，该第一开口(15)在厚度方向贯通，且在从所述基座的厚度方向观察时不隔着导电体层地与所述第一接合线的至少一部分重叠。

公开(公告)号：CN119542303A

公开(公告)日：2025-02-28

申请号：CN202410934171.5

申请日：2024-07-12

Applicant: 住友电工光电子器件创新株式会社

Inventor： 森拓磨

IPC: H01L23/49 ,  H01L23/544 ,  H01L21/66

Abstract: 本公开提供一种能检查接合线的半导体装置。半导体装置具备：基座(11)；一个或多个芯片，包括设于所述基座上的半导体芯片(20)；第一接合线(32)，连接于所述一个或多个芯片中的至少一个芯片；第二接合线(41至44)，在从所述基座的厚度方向观察时与所述第一接合线的延伸方向交叉的方向上延伸；以及树脂层，设于所述基座上，对所述一个或多个芯片、所述第一接合线以及所述第二接合线进行封固，所述第一接合线与所述第二接合线不接触，在所述第一接合线向所述第二接合线倾斜时，所述第一接合线能与所述第二接合线接触。

公开(公告)号：CN117461133A

公开(公告)日：2024-01-26

申请号：CN202280041264.4

申请日：2022-06-09

Applicant: 住友电工光电子器件创新株式会社

Inventor： 川崎贤人 ,  森拓磨

IPC: H01L27/04 ,  H01L25/00 ,  H01L23/522 ,  H01L23/12 ,  H01L21/822 ,  H01L21/768 ,  H01L21/60 ,  H01L21/3205

Abstract: 无源元件具备：半导体基板、第一绝缘膜、第一金属焊盘、第一导电体以及第一导电膜。半导体基板具有p型或n型的导电型，具有主面和背面。第一绝缘膜设于半导体基板的主面中的第一区域上。第一金属焊盘设于第一绝缘膜上。第一导电体从第一金属焊盘起在第一方向上延伸。第一导电膜设于半导体基板的主面中与第一区域在第一方向上邻接的第二区域上。第一导电膜与半导体基板的主面欧姆连接，具有比半导体基板的电阻率小的电阻率。

公开(公告)号：CN120018577A

公开(公告)日：2025-05-16

申请号：CN202411515017.0

申请日：2024-10-29

Applicant: 住友电工光电子器件创新株式会社

Inventor： 森拓磨

IPC: H10D84/83 ,  H01L23/535

Abstract: 本发明提供一种能抑制特性的劣化的半导体装置。半导体装置具备：基板，具有主面和与主面相对的背面；第一FET组，设于主面，具备在第一方向上排列的多个第一源电极、多个第一漏电极以及多个第一栅电极；第二FET组，设于主面，从与第一方向交叉的第二方向观察时与第一FET组重叠，具备多个第二源电极、多个第二漏电极以及多个第二栅电极；多个第一栅极焊盘，设于第一FET组与第二FET组之间的主面，与多个第一栅电极和多个第二栅电极电连接；多个漏极布线，在第一FET组与第二FET组之间与多个第一栅极焊盘交替地设于主面，将多个第一漏电极与多个第二漏电极分别电连接；以及漏极焊盘，电连接于多个第一漏电极，使第一FET组配置于漏极焊盘与多个第一栅极焊盘之间。

公开(公告)号：CN119630053A

公开(公告)日：2025-03-14

申请号：CN202411208335.2

申请日：2024-08-30

Applicant: 住友电工光电子器件创新株式会社

Inventor： 森拓磨 ,  山田文生

IPC: H10D84/83 ,  H01L23/48 ,  H01L23/528 ,  H10D84/03

Abstract: 半导体装置具备：基板；第一晶体管，具备第一源电极、第一漏电极以及第一栅电极；第二晶体管，具备第二源电极、第二漏电极以及第二栅电极；第三晶体管，具备第三源电极、第三漏电极以及第三栅电极，其中，该第三源电极在从第二方向观察时设于第一源电极和第二源电极内，该第三栅电极在第一方向上配置于第三源电极与第三漏电极之间；第一栅极布线，使第三源电极配置于第一栅极布线与第三栅电极之间，该第一栅极布线在从第二方向观察时设于第一源电极和第二源电极内，并且电连接于第一栅电极和第二栅电极；以及背面金属层，分别经由第一过孔和第二过孔电连接于第一源电极和第二源电极。