公开(公告)号：CN120074386A

公开(公告)日：2025-05-30

申请号：CN202411307508.6

申请日：2024-09-19

Applicant: 住友电工光电子器件创新株式会社

Inventor： 住吉高志

IPC: H03F1/02 ,  H03F1/56 ,  H03F3/68

Abstract: 本发明提供多赫蒂放大电路，具备：分配节点，将被输入的输入信号分配为第一信号和第二信号；主放大器，具备第一GaN HEMT，该主放大器对第一信号进行放大，并将放大后的第一信号作为第三信号输出；第一峰值放大器，具备第二GaN HEMT，该第一峰值放大器对第二信号进行放大，并将放大后的第二信号作为第四信号输出；以及合成节点，将第三信号和第四信号合成，并将合成后的信号作为输出信号输出至输出端子，第一电长度比第二电长度短，其中，该第一电长度是分配节点与主放大器之间的电长度和主放大器与合成节点之间的电长度的合计的电长度，该第二电长度是分配节点与第一峰值放大器之间的电长度和第一峰值放大器与合成节点之间的电长度的合计的电长度。

公开(公告)号：CN120049844A

公开(公告)日：2025-05-27

申请号：CN202411490112.X

申请日：2024-10-24

Applicant: 住友电工光电子器件创新株式会社

Inventor： 高岛成也

IPC: H03F1/56 ,  H03F1/02 ,  H03F3/19 ,  H03F3/21

Abstract: 本发明提供一种半导体装置和多赫蒂放大电路。半导体装置具备：封装件(30)，具备基座和输出引线；第一半导体芯片(40a)，具备将第一信号放大的主放大器和将放大后的第一信号输出的第一输出焊盘；第二半导体芯片(40b)，具备将第二信号放大的第一峰值放大器和将放大后的第二信号输出的第二输出焊盘；第三半导体芯片(40c)，具备将第三信号放大的第二峰值放大器和将放大后的第三信号输出的第三输出焊盘；第一阻抗变换器，其第一端电连接于第一输出焊盘和输出引线，其第二端电连接于第二输出焊盘和第三输出焊盘；第一匹配电路，使第一输出焊盘与第一端的阻抗相互匹配；以及第二匹配电路，使第二输出焊盘与第二端的阻抗相互匹配。

公开(公告)号：CN111584364B

公开(公告)日：2025-05-16

申请号：CN202010095523.4

申请日：2020-02-17

Applicant: 住友电工光电子器件创新株式会社

Inventor： 仓知俊介 ,  驹谷务

IPC: H10D30/01 ,  H01L21/768 ,  H10D30/47 ,  H01L23/48

Abstract: 本发明提供半导体装置的制造方法及半导体装置。该半导体装置的制造方法包括如下工序：在形成于SiC基板的主面上的氮化物半导体层上形成源极电极及漏极电极；在氮化物半导体层上的源极电极与漏极电极之间形成具有包括Ni层及Ni层上的Au层的层叠构造的栅极电极，在与源极电极隔开间隔而相邻的区域形成具有与栅极电极相同的层叠构造的第一金属膜；形成与源极电极和第一金属膜接触的第二金属膜；形成从SiC基板的背面到达第一金属膜的孔；及在孔内形成从背面到达第一金属膜的金属通孔。

公开(公告)号：CN113345977B

公开(公告)日：2025-04-11

申请号：CN202110223838.7

申请日：2021-03-01

Applicant: 住友电工光电子器件创新株式会社

Inventor： 米田昌博 ,  海老原幸司 ,  沖本拓也

IPC: H10F30/225 ,  H10F77/14 ,  H10F77/40

Abstract: 本发明涉及半导体光接收元件。一种半导体光接收元件，其包括第一半导体层、波导型光电二极管结构、光波导结构以及第四半导体层。所述波导型光电二极管结构被设置在第一半导体层上。所述波导型光电二极管结构包括光吸收层、第二半导体层、倍增层和第三半导体层。所述光波导结构被设置在所述第一半导体层上。光波导结构包括光波导芯层和包覆层。所述波导型光电二极管结构的端面面对光波导结构的端面。所述第四半导体层位于波导型光电二极管结构的端面和光波导结构的端面之间。所述第四半导体层与波导型光电二极管结构的端面的所述倍增层相接触。

公开(公告)号：CN119604012A

公开(公告)日：2025-03-11

申请号：CN202411198503.4

申请日：2024-08-29

Applicant: 住友电工光电子器件创新株式会社

Inventor： 橘川真人

IPC: H10D64/23 ,  H10D64/27 ,  H10D84/83

Abstract: 一种半导体装置，具备：基板，具有主面和与主面对置的背面；第一晶体管(35a)，设于活性区域处的主面，具备第一源电极、第一漏电极及在第一方向上配置于第一源电极与第一漏电极之间的第一栅电极；第二晶体管(35c)，设于主面，具备从第二方向观察时设于第一源电极内并与第一源电极电连接的第二源电极、与第一漏电极电连接的第二漏电极以及在第一方向上配置于第二源电极与第二漏电极之间的第二栅电极；第一栅极布线(24)，设于主面，使第二源电极配置于第一栅极布线(24)与第二栅电极之间，从第二方向观察时设于第一源电极内，与第一栅电极电连接；以及背面金属层，设于背面，经由贯通基板的过孔(20a)与第一源电极电连接。

公开(公告)号：CN119542303A

公开(公告)日：2025-02-28

申请号：CN202410934171.5

申请日：2024-07-12

Applicant: 住友电工光电子器件创新株式会社

Inventor： 森拓磨

IPC: H01L23/49 ,  H01L23/544 ,  H01L21/66

Abstract: 本公开提供一种能检查接合线的半导体装置。半导体装置具备：基座(11)；一个或多个芯片，包括设于所述基座上的半导体芯片(20)；第一接合线(32)，连接于所述一个或多个芯片中的至少一个芯片；第二接合线(41至44)，在从所述基座的厚度方向观察时与所述第一接合线的延伸方向交叉的方向上延伸；以及树脂层，设于所述基座上，对所述一个或多个芯片、所述第一接合线以及所述第二接合线进行封固，所述第一接合线与所述第二接合线不接触，在所述第一接合线向所述第二接合线倾斜时，所述第一接合线能与所述第二接合线接触。

公开(公告)号：CN119208302A

公开(公告)日：2024-12-27

申请号：CN202410825673.4

申请日：2024-06-25

Applicant: 住友电工光电子器件创新株式会社

Inventor： 高岛成也

IPC: H01L23/66

Abstract: 公开了一种减少空腔封装件中输出电感性部件的自感和互感的输出匹配网络。一种半导体器件包括空腔封装件，该空腔封装件包括基板和至少一个输出引线，该至少一个输出引线在侧视图中被设置得高于基板以创建空腔。晶体管管芯设置在空腔内。当在侧视图中观察时，晶体管管芯的顶表面低于输出引线的顶表面。第一基板被设置在空腔内并且与晶体管管芯分离。在侧视图中，第一基板的顶表面低于输出引线的顶表面。分流导线将晶体管管芯的输出连接到第一基板，并且输出导线将晶体管管芯的输出连接到输出引线。分流导线或输出导线被设置和成形为最小化自感并且最小化与分流导线的互感。

公开(公告)号：CN110247635B

公开(公告)日：2024-10-29

申请号：CN201910174529.8

申请日：2019-03-08

Applicant: 住友电工光电子器件创新株式会社

Inventor： 近藤诚

IPC: H03G1/00

Abstract: 公开了可在至少10GHz的频带操作的可变衰减器。可变衰减器包括输入端口；输出端口；将输入端口与输出端口连接的第一传输线；设置在第一传输线和地线之间的衰减单元；和第二传输线。衰减单元包括至少一个晶体管，晶体管具有分别与第一传输线和地线耦接的两个电流端子。第二传输线耦接在晶体管的两个电流端子之间。第二传输线可用作频带中的电感器。可变衰减器、晶体管和第二传输线的特征通过归因于在两个电流端子之间的电容器和第二传输线的电感引起处于频带内的谐振频率。

公开(公告)号：CN112510487B

公开(公告)日：2024-10-01

申请号：CN202010951669.4

申请日：2020-09-11

Applicant: 住友电工光电子器件创新株式会社

Inventor： 高田干

IPC: H01S5/227 ,  H01S5/042

Abstract: 本发明提供一种光学半导体器件及组装该光学半导体器件的方法。该光学半导体器件包括：台面，该台面被设置在具有(100)面取向并且是第一导电类型的半导体衬底的 方向上的表面上，并且包括第一导电类型的第一包层、有源层和第二导电类型的第二包层；半绝缘掩埋层，该半绝缘掩埋层掩埋台面的两侧、被设置在半导体衬底上、并且包括第一区域和第二区域，第二区域相比于第一区域距台面更远；绝缘膜，该绝缘膜被设置在掩埋层的第一区域和第二区域上；以及电极，该电极被设置在台面上和第一区域上的绝缘膜上；其中，第一区域的表面在等于或低于台面的表面的高度的高度处，并且在距台面更远的距离处降低。

公开(公告)号：CN113506735B

公开(公告)日：2024-09-24

申请号：CN202110615327.X

申请日：2019-06-11

Applicant: 住友电工光电子器件创新株式会社

Inventor： 野濑幸则

IPC: H01L21/335 ,  H01L29/778 ,  H01L21/324 ,  H01L21/285

Abstract: 本发明涉及半导体器件制造方法。一种半导体器件制造方法，其包含以下步骤：形成电极，所述电极包含在半导体层上依次层叠的Ni层和Au层；通过在350℃以上的温度下对该电极进行热处理以在Au层的至少一部分表面处析出Ni、并且将所析出的Ni氧化从而形成Ni氧化膜；以及形成与Ni氧化膜接触并且含有Si的绝缘膜。