基于光伏电站运行特性和光照强度的变下垂系数控制方法

    公开(公告)号:CN113162072B

    公开(公告)日:2022-08-09

    申请号:CN202110449595.9

    申请日:2021-04-25

    IPC分类号: H02J3/24 H02J3/16

    摘要: 本发明提供一种基于光伏电站运行特性和光照强度的变下垂系数控制方法。该方法在光伏发电有功‑频率和无功‑电压下垂控制的基础上,结合太阳辐照度和光伏电站运行特性,对有功‑频率和无功‑电压下垂控制设置随太阳辐照度和光伏电站运行特性变化的下垂系数,从而让光伏发电更加充分的参与到电力系统调频和调压中。本发明通过增大有功‑频率特性曲线和无功‑电压特性曲线在运行点附近的下垂系数,减小频率和电压偏差,提高电力系统的稳定性;通过增大有功或无功调节裕量较大的光伏电站的下垂系数,使裕量较大的光伏电站在调频和调压过程中承担更多任务,各光伏电站充分发挥调频和调压能力,提高光伏电站间协调控制的精度。

    功率模块及其制造方法
    2.
    发明授权

    公开(公告)号:CN110391215B

    公开(公告)日:2021-03-23

    申请号:CN201910502083.7

    申请日:2019-06-11

    摘要: 本申请公开了一种功率模块及其制造方法,属于半导体封装技术领域。所述功率模块包括:基板;位于基板上方的至少两个芯片;位于芯片上方的连接组件,该连接组件包括金属柱和位于金属柱上方的复合母排,至少两个芯片通过金属柱和复合母排电气连接。本申请通过在功率模块的基板上方设置至少两个芯片,在芯片上方设置连接组件连接至少两个芯片,连接组件包括金属柱和复合母排,由于芯片之间通过金属柱和复合母排进行连接,从而较大程度降低了相关技术中通过铝线键合的方式连接芯片产生的寄生参数,提高了模块的可靠性。

    一种功率器件封装结构
    3.
    发明授权

    公开(公告)号:CN108520870B

    公开(公告)日:2020-05-15

    申请号:CN201810338518.4

    申请日:2018-04-16

    IPC分类号: H01L23/48

    摘要: 本发明公开了一种功率器件封装结构,该封装结构包括上电极板、功率半导体器件芯片、下电极板,所述功率半导体器件芯片位于所述上电极板和下电极板之间,其特征在于,所述封装结构还包括第一弹性电极片和/或第二弹性电极片,所述第一弹性电极片位于所述上电极板与所述功率半导体器件芯片之间,所述第二弹性电极片位于所述下电极板与所述功率半导体器件芯片之间。该封装结构有效缓解了零部件加工公差带来的应力集中问题,在保证导电良好的前提下能够减小封装结构中芯片的受力,有效提高功率器件封装的可靠性;同时由于该弹性电极片是由弹性导电擦了或其他具有良好弹性和导电性的材料制成,还能提高对芯片的导热作用。

    一种功率半导体芯片集成元胞栅电阻版图设计

    公开(公告)号:CN108550567B

    公开(公告)日:2020-03-10

    申请号:CN201810339861.0

    申请日:2018-04-16

    摘要: 本发明提供一种功率半导体器件,包括功率半导体芯片,所述功率半导体芯片包括栅极区和元胞区,其特征在于:所述元胞区内并联设置多个元胞,所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元,所述栅极区内设置有栅电极和栅汇流条,每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻,提高芯片内元胞之间的动态一致性,改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值,能够进一步降低汇流条寄生电阻的影响,较好地提高芯片元胞之间动态一致性。

    功率模块及其制造方法
    5.
    发明公开

    公开(公告)号:CN110391215A

    公开(公告)日:2019-10-29

    申请号:CN201910502083.7

    申请日:2019-06-11

    摘要: 本申请公开了一种功率模块及其制造方法,属于半导体封装技术领域。所述功率模块包括:基板;位于基板上方的至少两个芯片;位于芯片上方的连接组件,该连接组件包括金属柱和位于金属柱上方的复合母排,至少两个芯片通过金属柱和复合母排电气连接。本申请通过在功率模块的基板上方设置至少两个芯片,在芯片上方设置连接组件连接至少两个芯片,连接组件包括金属柱和复合母排,由于芯片之间通过金属柱和复合母排进行连接,从而较大程度降低了相关技术中通过铝线键合的方式连接芯片产生的寄生参数,提高了模块的可靠性。

    一种功率半导体芯片集成元胞栅电阻版图设计

    公开(公告)号:CN108550567A

    公开(公告)日:2018-09-18

    申请号:CN201810339861.0

    申请日:2018-04-16

    摘要: 本发明提供一种功率半导体器件,包括功率半导体芯片,所述功率半导体芯片包括栅极区和元胞区,其特征在于:所述元胞区内并联设置多个元胞,所述元胞包括元胞栅焊盘、元胞栅以及设置在元胞栅焊盘和元胞栅之间的第一电阻单元,所述栅极区内设置有栅电极和栅汇流条,每个元胞的所述元胞栅焊盘依次连接所述栅汇流条。本发明的功率半导体器件在每个元胞的元胞栅与该元胞的元胞栅焊盘之间引入元胞栅电阻,提高芯片内元胞之间的动态一致性,改善芯片内的均流特性。选择所述元胞栅电阻阻值大于所述汇流条寄生电阻阻值,能够进一步降低汇流条寄生电阻的影响,较好地提高芯片元胞之间动态一致性。

    一种半导体器件封装结构及封装方法

    公开(公告)号:CN108630649B

    公开(公告)日:2024-08-06

    申请号:CN201810712859.3

    申请日:2018-06-29

    IPC分类号: H01L23/48 H01L21/60

    摘要: 本发明提供了一种半导体器件封装结构及封装方法,该半导体器件封装结构,包括:第一电极片;第二电极片,与所述第一电极片相对设置;半导体器件芯片,设置在所述第一电极片和第二电极片之间;以及导电弹性部件,设置在所述半导体器件芯片与所述第一电极片之间和/或所述半导体器件芯片与所述第二电极片之间。该封装结构通过在半导体器件芯片与电极片之间设置导电弹性部件,通过该导电弹性部件缓冲并释放封装时施加在所述功率半导体器件芯片上的应力,有效保护功率半导体器件芯片不因局部受力过大而损坏,有效提高器件封装的可靠性,获得良好的封装和器件性能。