一种基于FPGA的电力数据采集系统

    公开(公告)号:CN106843023B

    公开(公告)日:2019-08-06

    申请号:CN201510883570.4

    申请日:2015-12-03

    IPC分类号: G05B19/042

    摘要: 本发明提供一种基于FPGA的电力数据采集系统,所述系统包括FPGA模块、模拟量数据采集模块、网络模块、EEPROM模块和开关量采集模块;所述模拟量数据采集模块用于将模拟输入信号处理后传送给所述FPGA模块;所述开关量采集模块用于将开关量信号处理后传送给所述FPGA模块;所述FPGA模块用于处理所述模拟输入信号和所述开关量信号;所述EEPROM模块用于存储所述网络模块的配置信息,所述网络模块用于实现系统和外界传输数据。本发明采用FPGA为主控器件,大大提高了数据采集的速度和A/D转换的精度,该系统具有设计简单、成本低、功耗低和体积小等特点,可以根据不同的要求进行现场修改,增大了系统设计的成功率和灵活性。

    一种基于双总线结构的协同系统及其通信方法

    公开(公告)号:CN104021104A

    公开(公告)日:2014-09-03

    申请号:CN201410262251.7

    申请日:2014-06-12

    IPC分类号: G06F13/40

    摘要: 本发明提供一种基于双总线结构的协同系统及其通信方法,所述系统包括主控模块、安全协处理模块和存储器;所述主控模块应用程序、数据与安全协处理模块应用程序、数据分别存储于两块存储器中,分别挂载在主控总线与安全模块总线上。所述方法包括(1)主控模块与安全协处理模块通过SPI总线进行通信;(2)主控模块发起安全加解密或签名验签操作;(3)发送安全处理命令;(4)送入命令操作数据对象并等待处理后的数据反馈。本发明双总线结构适用于对于安全运算频繁调用的应用之中,减少了总线拥塞程度,提高了访存带宽,提供了安全性,通过对于安全协处理模块的通信方式的约定以及访问控制保障系统关键数据的安全完整。

    一种基于双总线结构的协同系统及其通信方法

    公开(公告)号:CN104021104B

    公开(公告)日:2017-11-07

    申请号:CN201410262251.7

    申请日:2014-06-12

    IPC分类号: G06F13/40

    摘要: 本发明提供一种基于双总线结构的协同系统及其通信方法,所述系统包括主控模块、安全协处理模块和存储器;所述主控模块应用程序、数据与安全协处理模块应用程序、数据分别存储于两块存储器中,分别挂载在主控总线与安全模块总线上。所述方法包括(1)主控模块与安全协处理模块通过SPI总线进行通信;(2)主控模块发起安全加解密或签名验签操作;(3)发送安全处理命令;(4)送入命令操作数据对象并等待处理后的数据反馈。本发明双总线结构适用于对于安全运算频繁调用的应用之中,减少了总线拥塞程度,提高了访存带宽,提供了安全性,通过对于安全协处理模块的通信方式的约定以及访问控制保障系统关键数据的安全完整。

    一种基于FPGA的电力数据采集系统

    公开(公告)号:CN106843023A

    公开(公告)日:2017-06-13

    申请号:CN201510883570.4

    申请日:2015-12-03

    IPC分类号: G05B19/042

    CPC分类号: G05B19/042 G05B2219/25314

    摘要: 本发明提供一种基于FPGA的电力数据采集系统,所述系统包括FPGA模块、模拟量数据采集模块、网络模块、EEPROM模块和开关量采集模块;所述模拟量数据采集模块用于将模拟输入信号处理后传送给所述FPGA模块;所述开关量采集模块用于将开关量信号处理后传送给所述FPGA模块;所述FPGA模块用于处理所述模拟输入信号和所述开关量信号;所述EEPROM模块用于存储所述网络模块的配置信息,所述网络模块用于实现系统和外界传输数据。本发明采用FPGA为主控器件,大大提高了数据采集的速度和A/D转换的精度,该系统具有设计简单、成本低、功耗低和体积小等特点,可以根据不同的要求进行现场修改,增大了系统设计的成功率和灵活性。

    一种高效可配的对称密钥装置及配对方法

    公开(公告)号:CN105024804A

    公开(公告)日:2015-11-04

    申请号:CN201510316407.X

    申请日:2015-06-10

    IPC分类号: H04L9/06

    摘要: 本发明涉及一种高效可配的对称密钥装置及方法,所述装置包括总线接口,寄存器,逻辑控制器和核心运算器;所述总线接口分别与寄存器与核心运算器连接,所述寄存器与逻辑控制器连接,所示逻辑控制器与核心运算器连接;本发明的秘钥算法装置根据各算法的特点,充分分析算法的运算逻辑并进行拆分,使用基础运算单元可重构方法将各个算法高效地实现在同一运算核心模块上。该架构可以满足用户对于多种对称密钥算法高效可配的使用需求,并且具有很好的扩展性,便于新的对称密钥算法的进一步重构实现。