公开(公告)号：CN110718569A

公开(公告)日：2020-01-21

申请号：CN201910822009.3

申请日：2019-09-02

Applicant: 北京大学

Inventor： 蔡一茂 ,  凌尧天 ,  王宗巍 ,  刘毅华 ,  方亦陈 ,  肖韩 ,  黄如

IPC: H01L27/24 ,  H01L45/00

Abstract: 本发明涉及一种基于阻变存储器的1T2R存储单元及其制备方法。该基于阻变存储器的1T2R存储单元包括一个MOSFET晶体管和两个阻变存储器，所述两个阻变存储器位于所述MOSFET晶体管的漏端，与所述MOSFET晶体管串联。所述MOSFET晶体管的漏端连接两根位线，所述两根位线分别和所述两个阻变存储器连接；所述两根位线中当一根位线为高电平时另外一根位线处于低电平。本发明充分利用了因为引入MOSFET所带来的阻变存储器阵列的面积冗余，使得在相同存储精度下，存储容量提高一倍，或者在相同存储容量下，存储精度提高一倍，对未来阻变存储器高密度集成有着重要的意义。

公开(公告)号：CN110635026A

公开(公告)日：2019-12-31

申请号：CN201910754213.6

申请日：2019-08-15

Applicant: 北京大学

Inventor： 王宗巍 ,  蔡一茂 ,  凌尧天 ,  刘毅华 ,  鲍盛誉 ,  方亦陈 ,  肖韩 ,  黄如

IPC: H01L45/00 ,  H01L27/24

Abstract: 本发明提供一种1TnR存算阵列单元的制备方法，属于半导体(semiconductor)、人工智能(artificial intelligence)和CMOS混合集成电路技术领域。本发明充分利用了MOSFET带来的面积冗余，发挥阻变器件结构简单和特征尺寸小的优势，实现了更加高密度的阵列集成，使得在相同存储精度下，存储容量提高约n倍，或者在相同存储容量下，存储精度提高约n倍。因此本发明对未来适用于存储和存算一体的阻变器件高密度集成有着重要的意义。

公开(公告)号：CN110718569B

公开(公告)日：2022-10-14

申请号：CN201910822009.3

申请日：2019-09-02

Applicant: 北京大学

Inventor： 蔡一茂 ,  凌尧天 ,  王宗巍 ,  刘毅华 ,  方亦陈 ,  肖韩 ,  黄如

IPC: H01L27/24 ,  H01L45/00

Abstract: 本发明涉及一种基于阻变存储器的1T2R存储单元及其制备方法。该基于阻变存储器的1T2R存储单元包括一个MOSFET晶体管和两个阻变存储器，所述两个阻变存储器位于所述MOSFET晶体管的漏端，与所述MOSFET晶体管串联。所述MOSFET晶体管的漏端连接两根位线，所述两根位线分别和所述两个阻变存储器连接；所述两根位线中当一根位线为高电平时另外一根位线处于低电平。本发明充分利用了因为引入MOSFET所带来的阻变存储器阵列的面积冗余，使得在相同存储精度下，存储容量提高一倍，或者在相同存储容量下，存储精度提高一倍，对未来阻变存储器高密度集成有着重要的意义。