一种网络编码包头的压缩方法

    公开(公告)号:CN102291202A

    公开(公告)日:2011-12-21

    申请号:CN201110258237.6

    申请日:2011-09-02

    IPC分类号: H04L1/00

    摘要: 一种网络编码包头的压缩方法,通过发送方用两个变量代替传统将编码系数全部放进包头的做法,在接收方利用这两个变量恢复出所使用的编码系数。这种方法尤其适合在涉及网络编码的点对点有传输反馈的场合下使用,减小包头在整个编码包中的开销,同时提升编码数据包在传输过程中的安全性。

    一种基于开源处理器与开源操作系统的SoC开发方法

    公开(公告)号:CN101369226B

    公开(公告)日:2012-06-27

    申请号:CN200710075658.9

    申请日:2007-08-13

    IPC分类号: G06F9/44

    摘要: 本发明涉及一种基于开源处理器与开源操作系统的SoC开发方法,步骤如下:首先建立基于开源处理器的SoC开发平台,之后将开源操作系统移植到SoC开发平台。第一步,采用FPGA芯片建立基于开源处理器的SoC平台,相应的HDL设计文件使用综合工具生成FPGA的网表文件,然后使用Quartus工具生成下载文件,通过JTAG端口将其载到SoC硬件平台的FPGA芯片上;第二步,将开源操作系统Linux2.6移植到SoC开发平台上,使用工具链软件cygwin,将按需裁剪后的开源操作系统Linux2.6烧写入ROM中。本发明能增减处理器的IO接口配置与指令集和裁剪操作系统的内核,在片上系统上实施软硬件的协同设计,可以明显的加快相关SoC芯片的开发,降低研发流片的风险,推出先进数字电路、处理器与集成电路设计教学系统。

    一种负载均衡电路式分组交换结构及其构建方法

    公开(公告)号:CN101388847A

    公开(公告)日:2009-03-18

    申请号:CN200810216867.5

    申请日:2008-10-17

    IPC分类号: H04L12/56

    摘要: 本发明提供了一种负载均衡电路式分组交换结构及其构建方法,其中所述方法包括:将基于自路由集线器的负载均衡分组交换结构分成第一级交换模块和第二级交换模块;在第一级交换模块输入端前设置虚拟输出群组队列,在第二级交换模块输出端后设置重排序缓存,在分组数据发送到第一级交换前,将分组数据组合成预置长度的数据块,再分割成等长的数据片,添加自路由标签,到达重排序缓存后,把数据片重新组合成所述数据块。本发明所述的一种负载均衡电路式分组交换结构及其构造方法,解决了电路式交换结构能够接入数据流量分布不均的问题,提高了电路式交换结构的吞吐量。

    一种基于开源处理器与开源操作系统的SoC开发方法

    公开(公告)号:CN101369226A

    公开(公告)日:2009-02-18

    申请号:CN200710075658.9

    申请日:2007-08-13

    IPC分类号: G06F9/44

    摘要: 本发明涉及一种基于开源处理器与开源操作系统的SoC开发方法,步骤如下:首先建立基于开源处理器的SoC开发平台,之后将开源操作系统移植到SoC开发平台。第一步,采用FPGA芯片建立基于开源处理器的SoC平台,相应的HDL设计文件使用综合工具生成FPGA的网表文件,然后使用Quartus工具生成下载文件,通过JTAG端口将其载到SoC硬件平台的FPGA芯片上;第二步,将开源操作系统Linux 2.6移植到SoC开发平台上,使用工具链软件cygwin,将按需裁剪后的开源操作系统Linux 2.6烧写入ROM中。本发明能增减处理器的IO接口配置与指令集和裁剪操作系统的内核,在片上系统上实施软硬件的协同设计,可以明显的加快相关SoC芯片的开发,降低研发流片的风险,推出先进数字电路、处理器与集成电路设计教学系统。

    一种降低可重构算子阵列结构功耗的方法

    公开(公告)号:CN102129495A

    公开(公告)日:2011-07-20

    申请号:CN201110053883.9

    申请日:2011-03-07

    IPC分类号: G06F17/50

    摘要: 本发明公开了一种降低可重构算子阵列结构功耗的方法。其中,该可重构算子阵列结构包括至少一个可重构算子,所述可重构算子按列分布式排列,则本发明的方法包括:生成可重构算子阵列结构的可执行文件;根据配置信息对可重构算子阵列结构进行低功耗配置;对进行低功耗配置后的阵列结构进行功耗分析,如果所述阵列结构的功耗满足设计要求,则将所述可执行文件加载至所述阵列结构并进行调试,如果功耗不满足设计需求,则对所述阵列结构进行功耗优化处理。本发明的方法通过对阵列结构进行低功耗配置,从而降低该阵列结构的功耗,如果该阵列结构仍不满足设计要求,则再通过对该阵列结构进行功耗优化,来降低该阵列的系统级功耗。

    集成电路下层硬件映射方法、时空图生成方法及装置

    公开(公告)号:CN102054107B

    公开(公告)日:2013-11-06

    申请号:CN201010619832.3

    申请日:2010-12-31

    IPC分类号: G06F17/50

    摘要: 本发明公开了一种集成电路下层硬件映射方法及装置,通过对描述集成电路算方法的计算机语言程序进行分析,并将其映射为数据控制流图,再转换为算子时空图,并对该数据控制流图进行时序约束,从而根据时序标注对算子时空图进行聚类压缩,再生成集成电路下层硬件电路逻辑描述,从而创造了一种从计算机语言到集成电路下层硬件电路的映射工具,标准化地实现了集成电路从C或MATLAB等语言生成下层硬件的过程,实现起来方便快捷。本发明公开的算子时空图生成方法及装置通过根据数据控制流中数据流的数据相关性将其展开,并调用算子将数据控制流图转换为算子时空图,根据本方法得到的电路,不仅版图规整性加强,并且能够实现低功耗的优化设计。