一种基于SpaceWire的高可靠多播系统

    公开(公告)号:CN118353858A

    公开(公告)日:2024-07-16

    申请号:CN202410387774.8

    申请日:2024-04-01

    IPC分类号: H04L49/201 H04L61/5069

    摘要: 本发明公开了一种基于SpaceWire的高可靠多播系统,包括路由表、多播寄存器组、重发数据包备份模块、SpaceWire数据接收错误寄存器组、自动重传选择模块、接收数据包SpaceWire接口、发送数据包SpaceWire接口。其中,路由表包含一组自适应寄存器,每个寄存器可以请求位确定逻辑地址仲裁的发送数据包SpaceWire接口;多播寄存器组起到配置SpaceWire端口2~n多播的作用;SpaceWire数据接收错误寄存器组起到目的端口发生错误时,重新配置相应错误SpaceWire端口2~n多播的作用;自动重传选择模块和重发数据包备份模块协同运行,自动选择模块触发时重发数据包备份模块相应进行;接收数据包SpaceWire接口包含1个端口、发送数据包SpaceWire接口包含2~n(n

    一种支持主机接口的SpaceWire总线路由器

    公开(公告)号:CN108234337B

    公开(公告)日:2021-01-08

    申请号:CN201711278265.8

    申请日:2017-12-06

    IPC分类号: H04L12/775 G06F13/38

    摘要: 本发明公开了一种支持主机接口的SpaceWire总线路由器,包括SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块。SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上;路由交换控制模块用于数据在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由控制;配置端口模块解析RMAP命令包;寄存器组用于路由器配置以及状态监测;主机接口模块用于与外部处理器连接,支持外部处理器对SpaceWire总线路由器的读写操作。本发明降低了系统的复杂度,扩展了访问方式,提升了数据传输可靠性。

    一种支持主机接口的SpaceWire总线路由器

    公开(公告)号:CN108234337A

    公开(公告)日:2018-06-29

    申请号:CN201711278265.8

    申请日:2017-12-06

    IPC分类号: H04L12/775 G06F13/38

    摘要: 本发明公开了一种支持主机接口的SpaceWire总线路由器,包括SpaceWire端口模块、路由交换控制模块、配置端口模块、寄存器组和主机接口模块。SpaceWire端口模块用于将SpaceWire链路上的数据发送给路由交换控制模块或将路由交换控制模块的数据发送到SpaceWire链路上;路由交换控制模块用于数据在SpaceWire端口模块、配置端口模块和主机接口模块之间的路由控制;配置端口模块解析RMAP命令包;寄存器组用于路由器配置以及状态监测;主机接口模块用于与外部处理器连接,支持外部处理器对SpaceWire总线路由器的读写操作。本发明降低了系统的复杂度,扩展了访问方式,提升了数据传输可靠性。

    一种发送广播码的广播接口
    6.
    发明公开

    公开(公告)号:CN118631373A

    公开(公告)日:2024-09-10

    申请号:CN202410540525.8

    申请日:2024-04-30

    IPC分类号: H04J3/06 H04L12/40

    摘要: 一种发送广播码的广播接口,包括预分频模块、广播码间隔模块、广播码寄存器、发送模块和广播码控制模块;预分频模块连接广播码间隔模块,用于将外部输入的系统时钟进行分频,产生广播码间隔模块所需的基准时钟;广播码间隔模块,用于独立设置或者一次性设置相邻两个广播码之间的间隔时长,间隔时长的基准时钟来源于预分频模块产生的时钟;广播码寄存器用于生成当前需要发送的广播码;发送模块作为广播码发送的开关,用于将广播码寄存器的数值发送出去或者禁止发送,设置广播码发送的模式为自动模式或者人工模式,在自动模式下控制启动或者停止发送广播码;广播码控制模块用于配置分频值的大小;所述广播码控制模块用于控制广播码间隔模块内间隔时长寄存器的读写操作;广播码控制模块用于控制广播码寄存器的读写操作;广播码控制模块用于控制广播码发送的模式。

    一种时间确定的多路高速总线通道及共享接口

    公开(公告)号:CN109656851A

    公开(公告)日:2019-04-19

    申请号:CN201811347595.2

    申请日:2018-11-13

    IPC分类号: G06F13/38 G06F13/16

    摘要: 本发明公开了一种时间确定的多路高速总线通道及共享接口,包括多个高速总线通道模块、通道控制模块、仲裁模块、主状态机模块和共享接口。各个高速总线通道均通过唯一的共享接口与外部交互,仲裁模块依据公平仲裁算法和时间片定时策略选择高速总线通道,实现多通道、多类型总线与共享接口之间的数据传输。本发明避免了每个通道对应一个接口的数据传输冲突问题,实现了多通道数据的高效传输,提高了高速总线通道的利用率,降低了系统应用的复杂度。同时采取公平仲裁机制和时间片定时策略,提高了数据传输效率和时间确定性。