-
公开(公告)号：CN118276959A
公开(公告)日：2024-07-02
申请号：CN202211710660.X
申请日：2022-12-29
申请人： 北京振兴计量测试研究所 , 中国人民解放军96901部队
IPC分类号： G06F9/445
摘要： 本发明涉及一种Virtex‑7系列FPGA的测试系统，属于FPGA测试技术领域，解决了现有FPGA测试系统无法适用于超大规模FPGA的问题。该测试系统包括：配置FLASH，用于固化存储适配于待测FPGA的功能模块的配置程序；配置程序包括前置BIT流文件、以及每一功能模块的可执行BIT流文件；上电后，待测FPGA从配置FLASH中载入前置BIT流文件并进行前置配置；ATE测试系统，包括：指令存储模块，用于存储每一功能模块的配置指令和测试指令；配置和测试控制模块，用于向待测FPGA发送各功能模块的配置指令和测试指令，以便待测FPGA载入相应功能模块的可执行BIT流文件、并执行相应配置和测试过程，测试结束后输出测试观测信号；测试判断模块，用于基于测试观测信号判断该功能模块是否测试通过。
-
公开(公告)号：CN112530508B
公开(公告)日：2023-10-20
申请号：CN201910873960.1
申请日：2019-09-17
申请人： 北京振兴计量测试研究所
摘要： 本发明公开了一种NAND FLASH存储器并行测试及坏块回写方法，该方法包括：读取多个存储器ID并将存储器ID与预设ID进行比较，判断每个存储器是否初步合格；判断初步合格的存储器中每一个LUN的第0块是否为非坏块；分别确定每一个存储器中每一个LUN的初始坏块数量；判断每一个第0块为非坏块的存储器是否为空片；识别出测试过程中新产生的坏块，分别确定为空片的存储器中每一个逻辑单元的新产生的坏块数量并按照预定规则对新产生的坏块进行回写；基于每一个LUN的初始坏块数量和新产生的坏块数量判断对应存储器是否合格。本发明的方法能够实现多个NAND FLASH存储器的并行测试，能够有效识别出坏块并进行回写，提升了测试效率，同时对预设的原有标志位进行了保护。
-
公开(公告)号：CN118275871A
公开(公告)日：2024-07-02
申请号：CN202211709123.3
申请日：2022-12-29
申请人： 北京振兴计量测试研究所 , 中国人民解放军96901部队
IPC分类号： G01R31/317
摘要： 本发明涉及一种Virtex‑7系列FPGA中关键功能模块的测试方法，属于FPGA测试技术领域，解决了现有Virtex‑7系列FPGA测试过程测试过程复杂、测试周期长的问题。该测试方法包括：ATE向待测FPGA发送一个功能模块的配置指令，控制待测FPGA在主SPI模式下载入该功能模块的可执行BIT流文件，并执行该功能模块的配置；在所述CLB功能模块和BRAM功能模块的可执行BIT流文件中进行级联配置；在所述DSP功能模块和PLL功能模块的可执行BIT流文件中进行片选配置；ATE向待测FPGA发送该功能模块的测试指令，控制待测FPGA执行该功能模块的测试，并输出该功能模块的测试观测信号；ATE基于采集到的该功能模块的测试观测信号判断该功能模块是否测试通过。
-
公开(公告)号：CN111538319B
公开(公告)日：2023-06-06
申请号：CN202010574190.3
申请日：2020-06-22
申请人： 北京振兴计量测试研究所
IPC分类号： G05B23/02
摘要： 本发明涉及一种CAN总线控制器并行测试方法，属于电子元器件检测技术领域，解决了现有CAN总线控制器测试无法实现真实工作状态考量、调试和编写测试PATTERN繁琐、难度大的问题。方法包括以下步骤：获取当前的测试模式；若测试模式属于CAN总线系统测试模式，则接通第一通道，并利用测试机台对所述CAN总线控制器进行相应工作模式下的测试；若测试模式属于单片CAN总线控制器测试模式，则接通第二通道，并利用测试机台对所述CAN总线控制器进行相应工作模式下的测试；CAN总线系统测试模式包括报文收发测试、报文滤波测试、总线仲裁测试中的至少一种测试模式；单片CAN总线控制器测试模式包括发送错误测试、接收错误测试、节点关闭测试中的至少一种测试模式。
-
公开(公告)号：CN111796977A
公开(公告)日：2020-10-20
申请号：CN202010640997.2
申请日：2020-07-06
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/26
摘要： 本发明涉及一种基于测试台的多端口UART功能测试方法，属于电子元器件检测技术领域，解决了现有技术难以实现准确、简单的UART通用功能测试的问题。该方法包括如下步骤：连接待测UART芯片与所述测试台，并进行连接测试，若连接测试通过，则利用所述测试台初始化所述待测UART芯片；利用所述测试台对初始化后的待测UART芯片进行功能测试，其中所述功能测试包括自动软件流量控制功能；以及所述功能测试还包括接收功能测试、数据发送功能测试和输出高低电平功能测试中的一个或多个。
-
公开(公告)号：CN111538319A
公开(公告)日：2020-08-14
申请号：CN202010574190.3
申请日：2020-06-22
申请人： 北京振兴计量测试研究所
IPC分类号： G05B23/02
摘要： 本发明涉及一种CAN总线控制器并行测试方法，属于电子元器件检测技术领域，解决了现有CAN总线控制器测试无法实现真实工作状态考量、调试和编写测试PATTERN繁琐、难度大的问题。方法包括以下步骤：获取当前的测试模式；若测试模式属于CAN总线系统测试模式，则接通第一通道，并利用测试机台对所述CAN总线控制器进行相应工作模式下的测试；若测试模式属于单片CAN总线控制器测试模式，则接通第二通道，并利用测试机台对所述CAN总线控制器进行相应工作模式下的测试；CAN总线系统测试模式包括报文收发测试、报文滤波测试、总线仲裁测试中的至少一种测试模式；单片CAN总线控制器测试模式包括发送错误测试、接收错误测试、节点关闭测试中的至少一种测试模式。
-
公开(公告)号：CN111813616B
公开(公告)日：2024-04-16
申请号：CN202010642041.6
申请日：2020-07-06
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/26
摘要： 本发明涉及一种基于测试台的多端口UART通用功能测试方法，属于电子元器件检测技术领域，解决了现有技术难以实现准确、简单的UART通用功能测试的问题。该方法包括如下步骤：连接待测UART芯片与所述测试台，并进行连接测试，若连接测试通过，则利用所述测试台初始化所述待测UART芯片；利用所述测试台对初始化后的待测UART芯片进行功能测试，其中，所述功能测试包括自动硬件流量控制功能测试；以及所述功能测试还包括数据接收功能测试、数据发送功能测试和回环功能测试中的一个或多个。
-
公开(公告)号：CN117130837A
公开(公告)日：2023-11-28
申请号：CN202210550157.6
申请日：2022-05-20
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/22
摘要： 本发明涉及一种MCU自测试方法，属于电子元器件检测技术领域，解决了现有MCU自测试无法覆盖较多测试项的问题。一种MCU自测试方法，包括：将承载待测MCU芯片及其正常工作需要的最小系统的测试接口板与ATE测试设备相连；生成MCU配置程序的可执行文件，并下载所述可执行文件到所述待测MCU芯片中；所述MCU配置程序存储每一测试项的测试程序；ATE测试设备按顺序向所述待测MCU芯片发送指向所述每一测试项的通信协议指令，所述待测MCU芯片根据通信协议指令，依次执行所述通信协议指令指向的测试项的测试程序，实现所述待测MCU芯片的测试。
-
公开(公告)号：CN115934432A
公开(公告)日：2023-04-07
申请号：CN202110961638.1
申请日：2021-08-20
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/22 , G06F11/273
摘要： 本发明公开了一种DSP芯片的多功能测试方法，属于电子元器件检测技术领域，解决了现有测试方法无法满足高性能DSP测试需求的问题。方法包括：ATE基于外挂FLASH中存储的DSP配置程序上电配置待测DSP芯片；ATE判断所述测试项目是否与外设相关，若相关，则ATE通过控制继电器使得待测DSP芯片中关联相应测试项目的管脚连接所述外设；否则，ATE通过控制继电器使得待测DSP芯片中的全部管脚连接所述ATE；ATE向所述DSP芯片发送所述测试项目对应的GPIO测试交互指令；所述待测DSP芯片基于接收到的所述GPIO测试交互指令，运行所述测试项目对应的测试配置子程序，并输出测试观测信号；ATE基于采集到的测试观测信号判断所述测试项目是否测试通过。
-
公开(公告)号：CN115904826A
公开(公告)日：2023-04-04
申请号：CN202110960321.6
申请日：2021-08-20
申请人： 北京振兴计量测试研究所
IPC分类号： G06F11/22 , G06F11/273
摘要： 本发明公开了一种基于ATE的DSP测试方法，属于电子元器件检测技术领域，解决了现有测试方法无法满足高性能DSP测试需求的问题。一种基于ATE的DSP测试方法，所述方法包括：编写适配于待测DSP芯片的测试项目的DSP配置程序，并将所述DSP配置程序下载到所述待测DSP芯片的外挂FLASH中；所述DSP配置程序包括与每一测试项目对应的测试配置子程序；ATE基于外挂FLASH中的DSP配置程序上电配置待测DSP芯片；ATE向所述DSP芯片发送所述测试项目对应的GPIO测试交互指令；所述待测DSP芯片基于接收到的所述GPIO测试交互指令，运行所述测试项目对应的测试配置子程序，并输出测试观测信号；ATE基于采集到的测试观测信号判断所述测试项目是否测试通过。该测试方法能够满足高性能DSP测试需求。
-
-
-
-
-
-
-
-
-
搜索结果
28 条记录 (耗时 0.041 秒)
