-
公开(公告)号:CN117080267A
公开(公告)日:2023-11-17
申请号:CN202311120002.X
申请日:2023-08-31
申请人: 北京智慧能源研究院 , 国家电网有限公司 , 国网安徽省电力有限公司电力科学研究院
摘要: 本公开提供一种集成混合式PiN‑肖特基二极管的碳化硅MOSFET,可通过调节p+区域的宽度,自芯片边缘至芯片中央呈递增的非均匀分布规律,降低芯片中央区域较高的结温,使芯片的温度分布较为均匀;同时通过集成混合PiN‑肖特基二极管增强体二极管的导通性能和抗浪涌电流能力,避免外接续流二极管,从而降低电路设计复杂度和系统成本,提高SiC MOSFET可靠性。
-
公开(公告)号:CN117393609A
公开(公告)日:2024-01-12
申请号:CN202311591602.4
申请日:2023-11-27
申请人: 北京智慧能源研究院 , 国网安徽省电力有限公司电力科学研究院
IPC分类号: H01L29/78 , H01L29/06 , H01L21/336
摘要: 本发明公开了一种碳化硅MOSFET器件及其制备方法,涉及半导体器件领域。该器件包括:由底到顶的衬底层、缓冲层和漂移层;漂移层中从一端到另一端嵌有多个p阱区;每两个p阱区之间设置肖特基区;肖特基区与p阱区之间为结型场效应管区;肖特基区中设置两个肖特基接触p+区;p阱区中嵌有两个n+源区和一个位于中间的源极p+区;漂移层中从一端开始每两个p阱区构成一个p阱区组;p阱区组中的源极p+区的宽度相同;漂移层中的p阱区组的源极p+区的宽度从器件的边缘至器件的中央呈递增分布;p阱区的上表面设置栅氧化层和多晶硅层;栅氧化层和多晶硅层的外表面包裹隔离介质层。本发明能提高碳化硅MOSFET器件的可靠性。
-
公开(公告)号:CN220914242U
公开(公告)日:2024-05-07
申请号:CN202322363052.2
申请日:2023-08-31
申请人: 北京智慧能源研究院 , 国家电网有限公司 , 国网安徽省电力有限公司电力科学研究院
摘要: 本公开提供一种集成混合式PiN‑肖特基二极管的碳化硅MOSFET,可通过调节p+区域的宽度,自芯片边缘至芯片中央呈递增的非均匀分布规律,降低芯片中央区域较高的结温,使芯片的温度分布较为均匀;同时通过集成混合PiN‑肖特基二极管增强体二极管的导通性能和抗浪涌电流能力,避免外接续流二极管,从而降低电路设计复杂度和系统成本,提高SiC MOSFET可靠性。
-
公开(公告)号:CN116825846A
公开(公告)日:2023-09-29
申请号:CN202310576474.X
申请日:2023-05-21
IPC分类号: H01L29/78 , H01L29/06 , H01L21/336
摘要: 本发明提供了一种高可靠性半导体器件及其制造方法,属于半导体技术领域,该半导体器件包括基体,基体上间隔设置有第一导电类型阱,相邻两个第一导电类型阱之间设置有JFET区;第一导电类型阱内设有雪崩电荷缓冲区,雪崩电荷缓冲区包括第二导电类型阱源区以及第一导电类型接触区,第一导电类型接触区位于第二导电类型阱源区一侧,第一导电类型接触区的宽度自芯片边缘向芯片中央递增。该高可靠性半导体器件具有较高的抗雪崩能力,而且能够改善碳化硅MOSFET芯片工作状态时内部温度分布不均匀问题,使得器件具有较高的工作稳定性。
-
公开(公告)号:CN117393610A
公开(公告)日:2024-01-12
申请号:CN202311609888.4
申请日:2023-11-29
IPC分类号: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/08 , H01L29/16 , H01L29/423
摘要: 本发明公开了一种高可靠性的沟槽型碳化硅MOSFET及制备方法,属于功率器件技术领域。其技术方案为:一种高可靠性的沟槽型碳化硅MOSFET,包括嵌设在芯片基底上表面的集成模块,以及覆盖于集成模块上表面的共覆金属层;集成模块包括自芯片基底边缘至芯片基底中央间隔分布的若干个元胞;元胞包括肖特基区,对称设置在肖特基区外侧的两个沟槽型栅氧化区,以及对称设置在两个沟槽型栅氧化区外侧的两个源极区;源极区包括源极P+区,在若干个元胞中源极P+区的宽度自边缘至中央呈递增分布。本发明的有益效果是:本发明提供的一种高可靠性的沟槽型碳化硅MOSFET元胞面积小、单位面积电流密度高、芯片温度分布均匀。
-
公开(公告)号:CN219998228U
公开(公告)日:2023-11-10
申请号:CN202321233705.9
申请日:2023-05-21
摘要: 本实用新型提供了一种高可靠性半导体器件,属于半导体技术领域,该半导体器件包括基体,基体上间隔设置有第一导电类型阱,相邻两个第一导电类型阱之间设置有JFET区;第一导电类型阱内设有雪崩电荷缓冲区,雪崩电荷缓冲区包括第二导电类型阱源区以及第一导电类型接触区,第一导电类型接触区位于第二导电类型阱源区一侧,第一导电类型接触区的宽度自芯片边缘向芯片中央递增。该高可靠性半导体器件具有较高的抗雪崩能力,而且能够改善碳化硅MOSFET芯片工作状态时内部温度分布不均匀问题,使得器件具有较高的工作稳定性。
-
-
-
-
-