-
公开(公告)号：CN117393609A
公开(公告)日：2024-01-12
申请号：CN202311591602.4
申请日：2023-11-27
申请人： 北京智慧能源研究院 , 国网安徽省电力有限公司电力科学研究院
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
摘要： 本发明公开了一种碳化硅MOSFET器件及其制备方法，涉及半导体器件领域。该器件包括：由底到顶的衬底层、缓冲层和漂移层；漂移层中从一端到另一端嵌有多个p阱区；每两个p阱区之间设置肖特基区；肖特基区与p阱区之间为结型场效应管区；肖特基区中设置两个肖特基接触p+区；p阱区中嵌有两个n+源区和一个位于中间的源极p+区；漂移层中从一端开始每两个p阱区构成一个p阱区组；p阱区组中的源极p+区的宽度相同；漂移层中的p阱区组的源极p+区的宽度从器件的边缘至器件的中央呈递增分布；p阱区的上表面设置栅氧化层和多晶硅层；栅氧化层和多晶硅层的外表面包裹隔离介质层。本发明能提高碳化硅MOSFET器件的可靠性。
-
公开(公告)号：CN117393610A
公开(公告)日：2024-01-12
申请号：CN202311609888.4
申请日：2023-11-29
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/08 , H01L29/16 , H01L29/423
摘要： 本发明公开了一种高可靠性的沟槽型碳化硅MOSFET及制备方法，属于功率器件技术领域。其技术方案为：一种高可靠性的沟槽型碳化硅MOSFET，包括嵌设在芯片基底上表面的集成模块，以及覆盖于集成模块上表面的共覆金属层；集成模块包括自芯片基底边缘至芯片基底中央间隔分布的若干个元胞；元胞包括肖特基区，对称设置在肖特基区外侧的两个沟槽型栅氧化区，以及对称设置在两个沟槽型栅氧化区外侧的两个源极区；源极区包括源极P+区，在若干个元胞中源极P+区的宽度自边缘至中央呈递增分布。本发明的有益效果是：本发明提供的一种高可靠性的沟槽型碳化硅MOSFET元胞面积小、单位面积电流密度高、芯片温度分布均匀。
-
公开(公告)号：CN117747675A
公开(公告)日：2024-03-22
申请号：CN202410187565.9
申请日：2024-02-20
IPC分类号： H01L29/872 , H01L29/06 , H01L21/329
摘要： 本申请公开了一种肖特基二极管及其制备方法，该肖特基二极管包括：漂移层，多个掺杂区和接触金属，其中漂移层位于衬底的一侧，漂移层具有第一掺杂类型；多个掺杂区位于漂移层中，各掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区，第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度，掺杂区具有第二掺杂类型；接触金属位于第一表面上，接触金属与至少一个第二表面接触，接触金属与第二子掺杂区接触形成类欧姆接触，提高了肖特基二极管的高抗浪涌电流特性，本申请在未增加工艺步骤的前提下，通过提升掺杂区注入浓度使得第二子掺杂区的与接触金属之间形成类欧姆接触，从而在正向电压较大时，使肖特基二极管中的，体现出高抗浪涌电流特性。
-
-
公开(公告)号：CN118352392A
公开(公告)日：2024-07-16
申请号：CN202410395674.X
申请日：2024-04-02
IPC分类号： H01L29/78 , H01L29/08 , H01L29/16 , H01L21/336
摘要： 本申请公开了一种抗浪涌电流碳化硅MOSFET及其制备方法，该MOSFET包括：衬底具有外延层，外延层背离衬底的一侧具有第一表面，外延层具有肖特基接触区；源栅结构具有源极、栅极和氧化层，栅极和源极均与外延层间隔设置；掺杂区包括第一区域和第二区域，部分第一区域位于外延层和源极之间，部分第二区域位于外延层和栅极之间，源极与第二表面的垂直距离小于栅极与第二表面的垂直距离；源极电极与肖特基接触区和第二掺杂区接触，且源极电极覆盖源栅结构；漏极电极；该MOSFET通过肖特基接触区提高了器件的反向特性，降低了器件的反向开启压降，均衡了器件浪涌鲁棒性，提升了器件功率密度和长期可靠性。
-
公开(公告)号：CN117238766A
公开(公告)日：2023-12-15
申请号：CN202311238579.0
申请日：2023-09-25
IPC分类号： H01L21/3213 , H01L21/28 , H01L29/45 , C09K13/08
摘要： 本发明提供了一种特殊半导体器件的钛铝腐蚀方法，属于半导体制造技术领域。所述方法包括：在有氧化膜和高温退火镍金属膜的晶圆表面依次沉积金属钛层和金属铝层；旋涂光刻胶、进行光刻处理；对铝金属层进行腐蚀；配制钛腐蚀液，对金属钛层进行腐蚀；去除所述光刻胶膜，得到所述金属钛铝层的窗口形貌为预设形状。所述方法达到了既完成金属腐蚀，又不影响腐蚀区域的高温镍膜，氧化膜腐蚀量不影响芯片性能的目的。
-
公开(公告)号：CN117766470B
公开(公告)日：2024-05-14
申请号：CN202410190217.7
申请日：2024-02-20
IPC分类号： H01L23/053 , H01L23/31 , H01L21/50 , H01L21/52 , H01L21/56
摘要： 本申请公开了一种半导体器件的封装结构和封装方法，该半导体器件的封装结构包括：绝缘基板，绝缘壳体，多个绝缘肋条和半导体器件，其中绝缘壳体位于绝缘基板的一侧以围成容纳空间，绝缘壳体具有顶面和侧壁，至少一个侧壁具有多个间隔设置的条状结构；多个绝缘肋条位于相邻的多个条状结构之间，绝缘肋条分别与顶面和条状结构所在的侧壁连接，相邻条状结构之间具有间隔区域，绝缘肋条在第一方向上具有相对的两端，绝缘肋条的两端突出于间隔区域，第一方向为绝缘基板指向绝缘壳体的方向；半导体器件设置于容纳空间中；该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。
-
公开(公告)号：CN117766470A
公开(公告)日：2024-03-26
申请号：CN202410190217.7
申请日：2024-02-20
IPC分类号： H01L23/053 , H01L23/31 , H01L21/50 , H01L21/52 , H01L21/56
摘要： 本申请公开了一种半导体器件的封装结构和封装方法，该半导体器件的封装结构包括：绝缘基板，绝缘壳体，多个绝缘肋条和半导体器件，其中绝缘壳体位于绝缘基板的一侧以围成容纳空间，绝缘壳体具有顶面和侧壁，至少一个侧壁具有多个间隔设置的条状结构；多个绝缘肋条位于相邻的多个条状结构之间，绝缘肋条分别与顶面和条状结构所在的侧壁连接，相邻条状结构之间具有间隔区域，绝缘肋条在第一方向上具有相对的两端，绝缘肋条的两端突出于间隔区域，第一方向为绝缘基板指向绝缘壳体的方向；半导体器件设置于容纳空间中；该半导体的封装结构实现了在高电压、小电流的应用场景下满足了器件的高绝缘强度需求。
-
公开(公告)号：CN116892059A
公开(公告)日：2023-10-17
申请号：CN202310309155.2
申请日：2023-03-27
申请人： 北京智慧能源研究院
摘要： 一种调控基平面位错的SiC外延生长方法，是一种通过缓冲层工艺和原位刻蚀工艺实现兼具高基平面位错转化率以及基平面位错转化点下移的4H‑SiC外延生长方法。本发明在外延层生长前进行多个周期的缓冲层生长和原位刻蚀，一方面通过调控位错弹性能和材料内应力促使基平面位错转化率进一步提高，实现高基平面位错转化，另一方面通过调控表面形貌来调节镜像力的作用，使基平面位错的转化点发生下移，从而满足高压大电流电力电子器件的性能和可靠性需求。
-
公开(公告)号：CN116525428A
公开(公告)日：2023-08-01
申请号：CN202310309126.6
申请日：2023-03-27
申请人： 北京智慧能源研究院
IPC分类号： H01L21/306 , H01L21/04
摘要： 本发明涉及一种快速加热湿法腐蚀碳化硅半导体材料的方法，该方法使用激光作为热源，加热熔融氢氧化钾在碳化硅材料表面形成局部湿法腐蚀，在碳化硅材料表面腐蚀形成凹槽。本发明可以对具有高化学稳定性、高硬度的碳化硅半导体材料表面进行高速、高深度的凹槽制备，且具有流程简单、工艺稳定和成本低廉的优点。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.051 秒)