-
公开(公告)号：CN117832088A
公开(公告)日：2024-04-05
申请号：CN202211192976.4
申请日：2022-09-28
Applicant: 北京智慧能源研究院 , 国网安徽省电力有限公司电力科学研究院
IPC: H01L21/336 , H01L21/266 , H01L29/06 , H01L29/16 , H01L29/78
Abstract: 本发明提供一种碳化硅MOSFET的制备方法及碳化硅MOSFET，包括：在碳化硅衬底上依次生长缓冲层和漂移区；基于多个预先制作的掩膜版，依次通过多个掩膜版分别进行多次离子注入，形成从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增加的集成二极管p区、pwell区和源极区域；其中，多个掩膜版根据注入区域的要求均具有从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增加的多个掩膜孔。本发明通过形成具有多组宽度从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增加集成二极管p区，可以增强二极管的导通性能和抗浪涌电流能力，并且可以有效降低芯片中央的结温，从而使得降低结温的芯片中央和芯片边缘的温度差更小，因此芯片整体呈现的是相对均匀的温度。
-
公开(公告)号：CN115377189A
公开(公告)日：2022-11-22
申请号：CN202210867122.5
申请日：2022-07-22
Applicant: 北京智慧能源研究院 , 国网安徽省电力有限公司电力科学研究院
Abstract: 本发明提供一种碳化硅器件终端结构及其制备方法，包括：在所述终端结构的外延层的上表面设有具有斜坡形状的斜面刻蚀区，所述斜面刻蚀区的高侧与置于所述外延层上的过渡区相接，所述斜面刻蚀区低侧为终端边缘；在所述终端边缘处设有N+注入截止环；在所述斜面刻蚀区上设有刻蚀沟槽；所述碳化硅器件终端结构的P型离子注入区域位于在所述刻蚀沟槽内，本发明将P型离子注入区域设置于斜面刻蚀区，并在刻蚀沟槽处进行注入可加深碳化硅器件终端结构的注入深度，通过斜面刻蚀终端技术和加深离子注入深度可以使电场分布趋于平缓，有效降低器件表面的局部电场，提高器件的可靠性和稳定性。
-
公开(公告)号：CN115763249A
公开(公告)日：2023-03-07
申请号：CN202211189001.6
申请日：2022-09-28
Applicant: 北京智慧能源研究院 , 国网安徽省电力有限公司电力科学研究院
IPC: H01L21/334 , H01L21/266 , H01L29/06 , H01L29/16
Abstract: 本发明提供一种碳化硅器件结终端结构的制备方法及结终端结构，包括：在碳化硅衬底层上形成外延层，并在所述外延层上沉积介质层；对所述介质层进行多次光刻和多次刻蚀处理，形成具有多种厚度的掩膜台阶；通过所述具有多种厚度的掩膜台阶向所述外延层进行离子注入，形成具有多种离子深度的结终端结构。通过具有多种厚度的掩膜台阶向外延层进行离子注入，形成具有多种离子深度的结终端结构，可以避免离子注入对碳化硅表面损伤，消除表面不可控的低浓度注入区域，提高了器件终端结构的可靠性和稳定性。
-
公开(公告)号：CN115832052A
公开(公告)日：2023-03-21
申请号：CN202211475391.3
申请日：2022-11-23
Applicant: 北京智慧能源研究院 , 国家电网有限公司 , 国网安徽省电力有限公司电力科学研究院
IPC: H01L29/78 , H01L21/336
Abstract: 本发明公开了一种胞内集成二极管的碳化硅MOSFET器件及其制备方法，该器件包括：碳化硅MOSFET器件以及漂移层远离衬底的表面设置的平滑的刻蚀凹槽，凹槽内部填充有肖特基接触金属，刻蚀凹槽的侧壁设有离子注入区，离子注入区顶部填充欧姆接触金属。通过实施本发明，在元胞内形成结势垒肖特基二极管，节约了芯片面积，显著改善器件第三象限特性，实现了低第三象限开启电压，避免了双极退化效应的发生；平滑的刻蚀凹槽结构可以避免电场集中，离子注入能够避免栅极击穿，同时在不改变电流通路的情况下，实现了通过结势垒肖特基二极管结构对裂栅的包裹和保护，降低了栅氧化层电场，增强了器件的可靠性。
-
公开(公告)号：CN219435813U
公开(公告)日：2023-07-28
申请号：CN202222583433.7
申请日：2022-09-28
Applicant: 北京智慧能源研究院 , 国网安徽省电力有限公司电力科学研究院
IPC: H01L21/336 , H01L21/266 , H01L29/06 , H01L29/16 , H01L29/78
Abstract: 本实用新型提供一种碳化硅MOSFET，包括：碳化硅衬底、生成在所述碳化硅衬底上的缓冲层、生长在所述缓冲层上的漂移区、在所述漂移区上设有从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增大的集成二极管p区、pwell区和源极区域；其中，所述源极区域包括：n+区和p+区，所述p+区嵌于所述n+区内部，所述n+区嵌于pwell区内部。本实用新型通过形成具有多组宽度从碳化硅MOSFET芯片边缘至芯片中央宽度逐渐增加集成二极管p区，可以增强二极管的导通性能和抗浪涌电流能力，并且可以有效降低芯片中央的结温，从而使得降低结温的芯片中央和芯片边缘的温度差更小，因此芯片整体呈现的是相对均匀的温度。
-
Patent Agency Ranking
公开(公告)号：CN116230611A
公开(公告)日：2023-06-06
申请号：CN202111465401.0
申请日：2021-12-03
Applicant: 全球能源互联网研究院有限公司 , 国家电网有限公司 , 国网安徽省电力有限公司电力科学研究院
IPC: H01L21/683 , H01L21/331
Abstract: 本发明提供一种半导体器件的制备方法，包括：提供第一半导体衬底；提供第二半导体衬底，所述第二半导体衬底的直径大于所述第一半导体衬底的直径；把所述第一半导体衬底和所述第二半导体衬底键合在一起；在所述第一半导体衬底背向所述第二半导体衬底的一侧形成正面器件结构；形成所述正面器件结构之后，去除所述第二半导体衬底。第一半导体衬底的尺寸虽然与工艺线的设计尺寸不匹配，但是由于工艺线的设计尺寸与第二半导体衬底的尺寸匹配，第一半导体衬底也可以在工艺线上制备正面器件结构，工艺线可以同时兼容不同直径尺寸的半导体器件流片。
-
公开(公告)号：CN115732561A
公开(公告)日：2023-03-03
申请号：CN202211460253.8
申请日：2022-11-17
Applicant: 北京智慧能源研究院
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种碳化硅超级结MOSFET器件及其制备方法，该器件包括第一外延柱区和第二外延柱区，第一外延柱区和外延层下表面重合，第二外延柱区和外延层上表面重合，由此实现了在外延层结构的上下表面分别形成了超级结结构，与传统碳化硅MOSFET器件相比，形成的超级结结构的掺杂浓度更高，由器件导通电流和掺杂浓度呈正相关可知，同样厚度下的超级结结构的比导通电阻更低；同时，外延柱区和外延层形成的超级结结构，使得器件在承受反向耐压时在水平方向产生耗尽，电场由原来单一的垂直方向变成了水平和垂直两个方向，加快外延层的耗尽过程，因而保证了器件在提升掺杂浓度的同时拥有更好的耐压能力。
-
公开(公告)号：CN116825846A
公开(公告)日：2023-09-29
申请号：CN202310576474.X
申请日：2023-05-21
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供了一种高可靠性半导体器件及其制造方法，属于半导体技术领域，该半导体器件包括基体，基体上间隔设置有第一导电类型阱，相邻两个第一导电类型阱之间设置有JFET区；第一导电类型阱内设有雪崩电荷缓冲区，雪崩电荷缓冲区包括第二导电类型阱源区以及第一导电类型接触区，第一导电类型接触区位于第二导电类型阱源区一侧，第一导电类型接触区的宽度自芯片边缘向芯片中央递增。该高可靠性半导体器件具有较高的抗雪崩能力，而且能够改善碳化硅MOSFET芯片工作状态时内部温度分布不均匀问题，使得器件具有较高的工作稳定性。
-
公开(公告)号：CN116259647A
公开(公告)日：2023-06-13
申请号：CN202211095497.0
申请日：2022-09-06
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 本发明提供了一种半导体功率器件及其制备方法，其中，半导体功率器件包括：半导体衬底层；第一漂移层，位于半导体衬底层上；第二漂移层，位于第一漂移层背离半导体衬底层的一侧表面，第二漂移层的导电类型和第一漂移层的导电类型相同，第二漂移层的掺杂浓度大于第一漂移层的掺杂浓度；位于第二漂移层中的阱区；位于阱区中的源区。本发明的半导体功率器件能够改善大功率半导体功率器件的导通性能。
-
公开(公告)号：CN219998228U
公开(公告)日：2023-11-10
申请号：CN202321233705.9
申请日：2023-05-21
Abstract: 本实用新型提供了一种高可靠性半导体器件，属于半导体技术领域，该半导体器件包括基体，基体上间隔设置有第一导电类型阱，相邻两个第一导电类型阱之间设置有JFET区；第一导电类型阱内设有雪崩电荷缓冲区，雪崩电荷缓冲区包括第二导电类型阱源区以及第一导电类型接触区，第一导电类型接触区位于第二导电类型阱源区一侧，第一导电类型接触区的宽度自芯片边缘向芯片中央递增。该高可靠性半导体器件具有较高的抗雪崩能力，而且能够改善碳化硅MOSFET芯片工作状态时内部温度分布不均匀问题，使得器件具有较高的工作稳定性。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.055 seconds)
