-
公开(公告)号：CN106920023B
公开(公告)日：2021-04-23
申请号：CN201511001320.X
申请日：2015-12-28
申请人： 北京智芯微电子科技有限公司 , 国家电网公司
IPC分类号： G06Q10/06
摘要： 本发明公开了一种芯片生产发行管理方法和系统，其中，该方法包括：接收登录用户从外部来源导入的生产不同芯片所需的清单文件和程序动态库文件，并存储到数据库中，所需清单文件包括芯片的发行参数；接收用户输入的生产不同芯片所需设备的配置信息，生成生产设备配置信息并存储到数据库中；根据用户输入的芯片编号，从数据库中获取该编号芯片对应的发行参数、发行动态库文件、生产设备配置信息；向生产发行设备发出启动指令，指示所述生产发行设备根据所述对应的发行参数、发行动态库文件、生产设备配置信息进行生产发行操作。本发明的芯片生产发行管理方法和系统，简化了芯片生产发行环节的管理流程，提高了芯片生产发行管理的工作效率。
-
公开(公告)号：CN106934506A
公开(公告)日：2017-07-07
申请号：CN201511017283.1
申请日：2015-12-29
申请人： 北京智芯微电子科技有限公司 , 国家电网公司
CPC分类号： Y02P90/30 , G06Q10/0633 , G06Q50/04
摘要： 本发明公开了一种芯片研发系统及方法，其中，该系统包括：项目创建模块，用于创建芯片研发项目并分配参与人员，确定项目信息和参与人员的用户信息；权限模块，用于根据用户信息分别为参与人员分配相应的用户权限；产品型号选择模块，用于确定芯片研发项目的所有产品选型，并获取相应的产品信息、分配产品编号；产品发布模块，用于获取第一参与人员根据产品信息开发的产品程序；测试模块，用于获取第二参与人员对产品和产品程序进行的测试结果，并记录测试结果；导出模块，用于在测试结果为测试通过时，生成并导出生产文档。该系统进行统一管理，集中控制，提高项目管控能力，提高研发管理的效率。
-
公开(公告)号：CN106920023A
公开(公告)日：2017-07-04
申请号：CN201511001320.X
申请日：2015-12-28
申请人： 北京智芯微电子科技有限公司 , 国家电网公司
IPC分类号： G06Q10/06
CPC分类号： G06Q10/0631 , G06Q10/06313
摘要： 本发明公开了一种芯片生产发行管理方法和系统，其中，该方法包括：接收登录用户从外部来源导入的生产不同芯片所需的清单文件和程序动态库文件，并存储到数据库中，所需清单文件包括芯片的发行参数；接收用户输入的生产不同芯片所需设备的配置信息，生成生产设备配置信息并存储到数据库中；根据用户输入的芯片编号，从数据库中获取该编号芯片对应的发行参数、发行动态库文件、生产设备配置信息；向生产发行设备发出启动指令，指示所述生产发行设备根据所述对应的发行参数、发行动态库文件、生产设备配置信息进行生产发行操作。本发明的芯片生产发行管理方法和系统，简化了芯片生产发行环节的管理流程，提高了芯片生产发行管理的工作效率。
-
公开(公告)号：CN108038520A
公开(公告)日：2018-05-15
申请号：CN201711133893.7
申请日：2017-11-16
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网公司
摘要： 本发明涉及一种安全芯片的读写器，包括：主控芯片、读写器芯片、安全模块以及通信模块；主控芯片用于接收上位机发送的指令，对接收到的指令进行解析，将解析后的数据发送至安全模块；安全模块对接收到的解析后的数据进行加密，并将加密后的数据传输至主控芯片；主控芯片将加密后的数据以及上位机发送的指令传输至读写器芯片；读写器芯片根据加密后的数据以及上位机发送的指令，生成读或写操作指令，并通过通信模块向安全芯片发送读或写操作指令。本发明提供的安全芯片的读写器，可以实现对操作指令的加密，以提高安全芯片的安全性能。
-
公开(公告)号：CN117851319B
公开(公告)日：2024-07-30
申请号：CN202410260385.9
申请日：2024-03-07
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
摘要： 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117851319A
公开(公告)日：2024-04-09
申请号：CN202410260385.9
申请日：2024-03-07
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网山东省电力公司信息通信公司
摘要： 本发明涉及半导体领域，尤其涉及一种串并转换电路、芯片、电子设备及串并转换方法。该电路包括：时钟数据对齐电路、移位电路以及采样电路；其中，时钟数据对齐电路的补偿时钟输出端与移位电路连接，时钟数据对齐电路的数据输入端与移位电路的数据输入端连接，采样电路与移位电路的输出端连接；时钟数据对齐电路，用于对时钟进行补偿，以使补偿时钟输出端的补偿时钟与数据输入信号对齐；移位电路，用于在补偿时钟与数据输入信号对齐后，采用补偿时钟对数据输入信号进行串行移位处理，以在移位电路的输出端输出移位后的串行数据信号；采样电路，用于对移位后的串行数据信号进行并行采样，以得到并行数据信号。本发明能够节约电路成本。
-
公开(公告)号：CN117609114A
公开(公告)日：2024-02-27
申请号：CN202311499211.X
申请日：2023-11-10
申请人： 北京智芯微电子科技有限公司
摘要： 本发明公开了一种多核处理器数据共享控制方法、装置、存储模块及芯片，控制方法应用于第一单元和第二单元之间的信息交互。第一单元的存储空间被划分为多个子存储空间，第二单元包括多个处理器单元，每一个子存储空间与一个处理器单元相匹配。控制方法包括：在发出请求的处理器单元与请求访问的子存储空间相匹配的情况下，发出请求的处理器单元能够直接访问请求访问的子存储空间。主处理器单元用于设置每一个处理器单元的访问权限。每一个处理器单元可以通过主处理器单元更改访问权限，使得每一个处理器单元可以访问任意一个子存储空间，提高了处理器单元对子存储空间的访问效率，也就提高了第二单元对第一单元的访问效率。
-
公开(公告)号：CN117234607B
公开(公告)日：2024-01-26
申请号：CN202311518931.6
申请日：2023-11-15
申请人： 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC分类号： G06F9/4401 , G06F15/177
摘要： 本发明实施例提供一种多核系统及其动态模块加载方法、介质和处理器芯片，属于嵌入式系统领域。所述多核系统包括主核、从核以及所述主核和所述从核之间的共享内存，该共享内存中具有动态模块存放区，其中所述主核被配置为获取多个动态模块，并将从核需要的动态模块存放至所述动态模块存放区，所述从核被配置为从所述动态模块存放区加载所述需要的动态模块。本发明实施例对多核系统的核间共享内存进行了合理化的分配，解决了多核间由于资源受限导致从核无法实现动态模块加载的问题，且通过选择动态模块提供的资源，有助于提高从核的高速存储器访存能力、核间高速数据交互能力等。
-
公开(公告)号：CN117234607A
公开(公告)日：2023-12-15
申请号：CN202311518931.6
申请日：2023-11-15
申请人： 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
IPC分类号： G06F9/4401 , G06F15/177
摘要： 本发明实施例提供一种多核系统及其动态模块加载方法、介质和处理器芯片，属于嵌入式系统领域。所述多核系统包括主核、从核以及所述主核和所述从核之间的共享内存，该共享内存中具有动态模块存放区，其中所述主核被配置为获取多个动态模块，并将从核需要的动态模块存放至所述动态模块存放区，所述从核被配置为从所述动态模块存放区加载所述需要的动态模块。本发明实施例对多核系统的核间共享内存进行了合理化的分配，解决了多核间由于资源受限导致从核无法实现动态模块加载的问题，且通过选择动态模块提供的资源，有助于提高从核的高速存储器访存能力、核间高速数据交互能力等。
-
公开(公告)号：CN116501131B
公开(公告)日：2023-12-05
申请号：CN202310762998.8
申请日：2023-06-27
申请人： 北京智芯微电子科技有限公司
IPC分类号： G06F1/14
摘要： 本发明涉及芯片技术领域，公开了一种频率偏差的确定方法、实时时钟的补偿方法及其系统。所述确定方法包括：根据芯片的晶振的多个温度采样点、在所述多个温度采样点下的多个频率偏差以及目标插值阶数，确定预设插值的相应系数，其中，所述多个温度采样点的数目同所述目标插值阶数与所述预设插值相关联；根据所述芯片的晶振的实时温度以及所述多个温度采样点，确定所述预设插值的分项数据；以及根据所述预设插值的相应系数与分项数据，确定所述芯片的晶振随温度变化的频率偏差。本发明可根据芯片不同应用场景对实时时钟的精度要求，灵活的设置预设插值的阶数，极大的优化了计算，提升了计算的效率和速度，节省了芯片的功耗和面积。
-
-
-
-
-
-
-
-
-
搜索结果
124 条记录 (耗时 0.08 秒)
