-
-
公开(公告)号：CN113986600B
公开(公告)日：2023-02-03
申请号：CN202111298088.6
申请日：2021-11-04
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司信息通信分公司 , 国家电网有限公司
摘要： 本发明实施例提供一种用于芯片串行接口的测试方法、装置和芯片，该方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。本发明通过模拟各种错误的时序场景，增加芯片的容错测试，能够更广范围地验证芯片串行接口的稳定性。
-
公开(公告)号：CN113986600A
公开(公告)日：2022-01-28
申请号：CN202111298088.6
申请日：2021-11-04
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网江苏省电力有限公司信息通信分公司 , 国家电网有限公司
摘要： 本发明实施例提供一种用于芯片串行接口的测试方法、装置和芯片，该方法包括设置错误时序，通过该错误时序发送数据至待测芯片上；根据该待测芯片的回复数据确定该待测芯片串行接口的稳定性。本发明通过模拟各种错误的时序场景，增加芯片的容错测试，能够更广范围地验证芯片串行接口的稳定性。
-
公开(公告)号：CN116501679A
公开(公告)日：2023-07-28
申请号：CN202310738401.6
申请日：2023-06-21
申请人： 北京智芯微电子科技有限公司 , 国网江苏省电力有限公司 , 国家电网有限公司
摘要： 本发明涉及电子通信领域，具体公开了一种面向高速串行总线通信的自适应波特率生成方法及芯片，其中方法包括：根据初始波特率、初始系统时钟频率、初始信号采样位数和初始小数分频比确定整数分频比；根据当前波特率进行信号传输，并获取传输后信号的相位偏移情况；在信号发生相位偏移时，调整小数分频比；根据调整后的小数分频比、整数分频比和初始信号采样位数，更新当前波特率。由此，实现了波特率的自适应生成，使方法能够适用于高速通信的设备中，且生成的波特率经过相位校准，精度更高，能够有效提高设备的通信质量，从而提高了方法的适用性和准确性。
-
公开(公告)号：CN110674069B
公开(公告)日：2021-02-19
申请号：CN201910916915.X
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： G06F13/40
摘要： 本发明公开了一种芯片的数字引脚转换电路及方法、芯片，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，编码器用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器用于存储该二维关系数据表，查找表控制器用于读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片功能端口与芯片引脚之间的连接关系。该芯片上基于数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置从而实现芯片已有引脚的任意排列，减少成本。
-
公开(公告)号：CN110674069A
公开(公告)日：2020-01-10
申请号：CN201910916915.X
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国家电网有限公司 , 国网上海市电力公司
IPC分类号： G06F13/40
摘要： 本发明公开了一种芯片的数字引脚转换电路及方法、芯片，该数字引脚转换电路包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口用于接收外部输入的引脚配置数据，编码器用于根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片功能端口与芯片引脚之间一一对应的二维关系数据表；存储器用于存储该二维关系数据表，查找表控制器用于读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片功能端口与芯片引脚之间的连接关系。该芯片上基于数字引脚转换电路，能够在芯片已有引脚资源上通过软件任意配置从而实现芯片已有引脚的任意排列，减少成本。
-
公开(公告)号：CN112580295B
公开(公告)日：2022-07-05
申请号：CN202011334559.X
申请日：2020-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
摘要： 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN112580295A
公开(公告)日：2021-03-30
申请号：CN202011334559.X
申请日：2020-11-24
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国网福建省电力有限公司 , 国网福建省电力有限公司电力科学研究院 , 国家电网有限公司
IPC分类号： G06F30/398 , G06F30/394 , G06F30/392 , G06F30/327 , G06F115/02 , G06F117/08
摘要： 本发明提供一种多核SoC芯片的自动化验证方法、系统及装置，属于芯片测试验证技术领域。所述方法包括：分割多核SoC芯片的数字电路的代码；综合分割的数字电路的代码为与至少两片FPGA芯片对应的网表；根据所述网表，对所述至少两片FPGA芯片的电路镜像进行布局布线，布局布线后生成硬件待验证文件；部署所述硬件待验证文件至具有所述至少两片FPGA芯片的验证系统；编译所述多核SoC芯片的多核处理器程序代码，编译后获得软件待验证文件；部署所述软件待验证文件至所述验证系统，对部署后的验证系统执行所述多核SoC芯片流片前的验证。本发明可用于SoC或MCU的芯片流片前原型验证。
-
公开(公告)号：CN110674077B
公开(公告)日：2023-01-24
申请号：CN201910916629.3
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F15/78
摘要： 本发明公开了一种基于FPGA的数字引脚转换装置及方法，该装置包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口接收外部输入的引脚配置数据，其中引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；编码器根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；存储器存储该二维关系数据表；查找表控制器读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片的引脚和外围电路的引脚之间的连接关系。基于FPGA的数字引脚转换装置及方法能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。
-
公开(公告)号：CN110674077A
公开(公告)日：2020-01-10
申请号：CN201910916629.3
申请日：2019-09-26
申请人： 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司
IPC分类号： G06F15/78
摘要： 本发明公开了一种基于FPGA的数字引脚转换装置及方法，该装置包括：通信接口、编码器、存储器、查找表控制器、查找表模块。通信接口接收外部输入的引脚配置数据，其中引脚配置数据中包括芯片的引脚数据和外围电路的引脚数据；编码器根据外围电路的引脚配置需求对引脚配置数据进行编码从而产生编码后的芯片引脚与外围电路引脚之间一一对应的二维关系数据表；存储器存储该二维关系数据表；查找表控制器读取存储器中的地址信息和数据信息从而控制查找表模块选择芯片的引脚和外围电路的引脚之间的连接关系。基于FPGA的数字引脚转换装置及方法能够在芯片已有引脚资源上通过软件任意配置，实现芯片已有引脚的任意排列，减少成本。
-
-
-
-
-
-
-
-
-
搜索结果
10 条记录 (耗时 0.059 秒)
