一种基于FPGA的惯性器件数字滤波方法及装置

    公开(公告)号:CN117705100A

    公开(公告)日:2024-03-15

    申请号:CN202311545570.4

    申请日:2023-11-20

    IPC分类号: G01C21/16 G06F9/50 G01C21/18

    摘要: 本发明提供一种基于FPGA的惯性器件数字滤波方法及装置。所述方法包括在FPGA内执行的以下步骤:在当前计数周期n内,分时接收3个陀螺仪和3个加速度计脉冲输出的表示角速度和加速度的脉冲信号;分别对6路脉冲信号进行计数,得到6个计数值;采用有限脉冲响应FIR滤波器算法分别对6个计数值进行滤波计算,得到6个滤波输出值。本发明通过在一个计数周期内基于资源复用原理,使用同一组计算资源分别进行6次滤波计算,总时间小于计数周期,同时实现低资源设计,有利于降低选用大规模FPGA器件的成本。