公开(公告)号：CN114583049A

公开(公告)日：2022-06-03

申请号：CN202210479541.1

申请日：2022-05-05

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国家电网有限公司 ,  国网重庆市电力公司电力科学研究院

发明人： 赵东艳 ,  王于波 ,  王凯 ,  陈燕宁 ,  付振 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  郁文 ,  刘倩倩

IPC分类号： H01L49/02

摘要： 本发明涉及半导体领域，提供一种MIM电容器的制作方法及MIM电容器。所述MIM电容器的制作方法包括：在基板上形成下极板；在下极板上沉积温度系数低的导热电阻材料，形成第一薄膜电阻层；在第一薄膜电阻层上形成介质层；在介质层上沉积温度系数低的导热电阻材料，形成第二薄膜电阻层，使第一薄膜电阻层和第二薄膜电阻层全包覆介质层；在第二薄膜电阻层上形成上极板。本发明通过两层温度系数低的薄膜电阻层将MIM电容器的介质层全包覆住，可以降低MIM电容器整体的温度系数，提高MIM电容器的温度线性度性能。

公开(公告)号：CN114583049B

公开(公告)日：2022-07-29

申请号：CN202210479541.1

申请日：2022-05-05

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国家电网有限公司 ,  国网重庆市电力公司电力科学研究院

发明人： 赵东艳 ,  王于波 ,  王凯 ,  陈燕宁 ,  付振 ,  刘芳 ,  余山 ,  邓永峰 ,  吴波 ,  郁文 ,  刘倩倩

IPC分类号： H01L49/02

摘要： 本发明涉及半导体领域，提供一种MIM电容器的制作方法及MIM电容器。所述MIM电容器的制作方法包括：在基板上形成下极板；在下极板上沉积温度系数低的导热电阻材料，形成第一薄膜电阻层；在第一薄膜电阻层上形成介质层；在介质层上沉积温度系数低的导热电阻材料，形成第二薄膜电阻层，使第一薄膜电阻层和第二薄膜电阻层全包覆介质层；在第二薄膜电阻层上形成上极板。本发明通过两层温度系数低的薄膜电阻层将MIM电容器的介质层全包覆住，可以降低MIM电容器整体的温度系数，提高MIM电容器的温度线性度性能。

公开(公告)号：CN114864666B

公开(公告)日：2023-02-24

申请号：CN202210810588.1

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网上海市电力公司 ,  国家电网有限公司

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  吴波 ,  刘芳 ,  邓永锋 ,  王凯 ,  余山 ,  付振 ,  郁文 ,  刘倩倩 ,  王帅鹏 ,  彭鹏 ,  邵宇鹰

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的场氧化层与N型掺杂区；以及设于所述场氧化层与所述N型掺杂区上的栅极，其中，所述N型掺杂区包括所述场氧化层、所述栅极与所述N型漂移区的交界区。本发明中的N型掺杂区可在保证一定的关断状态下的击穿电压（BVoff）下减小NLDMOS器件的导通电阻，同时有效地将电力线密度重新分布以降低交界区的电场峰值，在器件大注入时为漂移区提供额外的净电荷，从而能够使Kirk效应得到有效的抑制，进而提高导通状态下的击穿电压（BVon），即，提高NLDMOS器件的安全工作区和可靠性。

公开(公告)号：CN113851466A

公开(公告)日：2021-12-28

申请号：CN202111436654.5

申请日：2021-11-29

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司电力科学研究院

发明人： 赵东艳 ,  王于波 ,  邓永峰 ,  陈燕宁 ,  付振 ,  刘芳 ,  郁文 ,  吴波

IPC分类号： H01L23/64 ,  H01L49/02

摘要： 本发明涉及半导体器件领域，提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层，还包括设置于所述下极板与所述衬底之间的隔离层；所述隔离层由介电常数在2~3之间的电介质材料形成，所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层，大幅度降低下极板与衬底之间的寄生电容。

公开(公告)号：CN114864666A

公开(公告)日：2022-08-05

申请号：CN202210810588.1

申请日：2022-07-11

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网上海市电力公司 ,  国家电网有限公司

发明人： 赵东艳 ,  王于波 ,  陈燕宁 ,  吴波 ,  刘芳 ,  邓永锋 ,  王凯 ,  余山 ,  付振 ,  郁文 ,  刘倩倩 ,  王帅鹏 ,  彭鹏 ,  邵宇鹰

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/088

摘要： 本发明涉及半导体技术领域，公开了一种NLDMOS器件、NLDMOS器件的制备方法及芯片。所述NLDMOS器件包括：衬底；设于所述衬底上的P型体区与N型漂移区；设于所述N型漂移区上的场氧化层与N型掺杂区；以及设于所述场氧化层与所述N型掺杂区上的栅极，其中，所述N型掺杂区包括所述场氧化层、所述栅极与所述N型漂移区的交界区。本发明中的N型掺杂区可在保证一定的关断状态下的击穿电压（BVoff）下减小NLDMOS器件的导通电阻，同时有效地将电力线密度重新分布以降低交界区的电场峰值，在器件大注入时为漂移区提供额外的净电荷，从而能够使Kirk效应得到有效的抑制，进而提高导通状态下的击穿电压（BVon），即，提高NLDMOS器件的安全工作区和可靠性。

公开(公告)号：CN113851466B

公开(公告)日：2022-03-22

申请号：CN202111436654.5

申请日：2021-11-29

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司电力科学研究院

发明人： 赵东艳 ,  王于波 ,  邓永峰 ,  陈燕宁 ,  付振 ,  刘芳 ,  郁文 ,  吴波

IPC分类号： H01L23/64 ,  H01L49/02

摘要： 本发明涉及半导体器件领域，提供一种隔离电容及隔离电容的制备方法。所述隔离电容包括衬底、下极板、上极板以及位于所述下极板与所述上极板之间的电介质层，还包括设置于所述下极板与所述衬底之间的隔离层；所述隔离层由介电常数在2~3之间的电介质材料形成，所述隔离层用于降低所述下极板与所述衬底之间的寄生电容。本发明在下极板与衬底之间增加超低介电常数的隔离层，大幅度降低下极板与衬底之间的寄生电容。

公开(公告)号：CN116525660B

公开(公告)日：2023-09-12

申请号：CN202310798838.9

申请日：2023-07-03

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  朱松超 ,  王凯 ,  吴波 ,  邓永锋 ,  鹿祥宾 ,  郁文 ,  张东

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体领域，提供一种纵向栅氧结构的LDMOSFET器件及制造方法。LDMOSFET器件包括：半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于漂移区与体区之间的纵向栅氧结构，纵向栅氧结构包括纵向栅以及包覆于纵向栅的氧化层，氧化层、漂移区以及体区构成场板结构。氧化层包括第一氧化层、第二氧化层以及第三氧化层，第一氧化层与体区相接，作为纵向栅与体区之间的栅氧化层；第二氧化层与阱区相接，作为纵向栅与阱区之间的场板隔离介质层；第三氧化层与漂移区相接，作为纵向栅与漂移区之间的场板隔离介质层。本发明通过纵向栅氧结构提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片面积。

公开(公告)号：CN116525659B

公开(公告)日：2023-09-12

申请号：CN202310798837.4

申请日：2023-07-03

申请人： 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

发明人： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永锋 ,  鹿祥宾 ,  刘倩倩 ,  郁文 ,  邵亚利

IPC分类号： H01L29/40 ,  H01L29/78 ,  H01L21/336

摘要： 本发明涉及半导体领域，提供一种纵向栅LDMOSFET器件及制造方法、功率芯片。纵向栅LDMOSFET器件包括半导体衬底、阱区、体区、漂移区、源区以及漏区，还包括：纵向设置于所述体区与所述漂移区之间的氧化层，以及纵向设置于体区的纵向栅结构；所述氧化层和所述纵向栅结构均与所述阱区相接，所述漂移区与所述纵向栅结构之间的体区与所述氧化层以及所述漂移区构成第一场板结构；所述纵向栅结构包括纵向栅以及栅氧化层，所述纵向栅以及位于纵向栅底部的栅氧化层与所述阱区构成第二场板结构。本发明通过纵向设置氧化层和纵向栅结构，形成双场板结构，提高器件的击穿电压，同时减少漂移区的横向面积，从而减少芯片所占面积，降低成本。

公开(公告)号：CN115373950B

公开(公告)日：2023-01-24

申请号：CN202211316658.4

申请日：2022-10-26

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 赵东艳 ,  邓永峰 ,  陈燕宁 ,  梁英宗 ,  付振 ,  刘芳 ,  吴波 ,  郁文 ,  王凯 ,  刘倩倩 ,  余山

IPC分类号： G06F11/30 ,  G06F16/16 ,  G06F16/178 ,  G06F21/60

摘要： 本发明涉及芯片领域，公开一种工控机与数据监测系统。所述工控机包括：监测模块，用于在监测到所述工控机上的特定数据文件夹内的生产数据发生变化的情况下，获取所述特定数据文件夹内发生变化的生产数据的生成时间；提取模块，用于提取所述特定数据文件夹的原始数据摘要；插入模块，用于将所述生成时间作为时间戳插入所述原始数据摘要中，以形成所述特定数据文件夹的第一数据摘要；以及发送模块，用于发送所述特定数据文件夹的名称与所述第一数据摘要。由此，本发明可有效地避免生产数据被篡改，以确保生产数据的真实准确性。

公开(公告)号：CN115274859B

公开(公告)日：2023-01-20

申请号：CN202211205804.6

申请日：2022-09-30

申请人： 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

发明人： 余山 ,  赵东艳 ,  陈燕宁 ,  付振 ,  刘芳 ,  王帅鹏 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文 ,  张同

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/40 ,  H01L21/336

摘要： 本发明涉及半导体领域，提供一种LDMOS晶体管及其制造方法。所述LDMOS晶体管包括衬底、P型体区、N型漂移区、N型高压阱区、位于P型体区的源极、位于N型漂移区的漏极、栅极以及浅槽隔离区，所述N型漂移区设置有P型掺杂区，所述P型掺杂区包覆浅槽隔离区的下缘边角且与漏极相接，所述P型掺杂区与N型漂移区形成PN结，以分担漏极与N型漂移区之间的电场；所述浅槽隔离区的上表面设置有多晶硅场板结构；所述多晶硅场板结构、所述浅槽隔离区与所述P型掺杂区构成RESURF结构，以降低P型掺杂区与N型漂移区之间的电场。本发明可以降低漏端在沟道方向的电场强度，提高器件的导通击穿电压，同时降低热载流子效应。