-
公开(公告)号：CN116190438A
公开(公告)日：2023-05-30
申请号：CN202211100004.8
申请日：2022-09-07
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 西安电子科技大学
IPC分类号： H01L29/778 , H01L21/335 , H01L29/40
摘要： 本发明涉及一种AlGaN/GaN垂直型高电子迁移率晶体管及其制作方法；是解决场板技术应用到具有垂直型漂移区的器件中时，会出现垂直型漂移区容易受电荷不平衡的影响，从而影响到导通电流的问题；包括GaN材料的衬底；依次生长在衬底上方的N型漂移区、GaN沟道层和AlGaN势垒层，在AlGaN势垒层上表面形成的源区，源区内设置源极；在N型漂移区左右两侧形成相同数量的P型浮空埋层，在N型漂移区上部形成P型阻挡层；通过对N型漂移区、P型阻挡层、GaN沟道层和AlGaN势垒层中部贯通刻蚀形成多层台阶状介质沟槽，介质沟槽的每侧内壁上设置有多层台阶状的氧化层，在两侧氧化层之间淀积SIPOS场板；在SIPOS场板上方淀积多晶硅，设置在多晶硅上方的栅极和钝化层，两个源极共接。
-
公开(公告)号：CN114065674B
公开(公告)日：2022-04-22
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN113607511A
公开(公告)日：2021-11-05
申请号：CN202110700211.6
申请日：2021-06-23
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明涉及半导体芯片制造技术领域，公开了制备功率芯片待分析样品的方法和功率芯片待分析样品。该方法包括如下步骤：(1)提供用于承载功率芯片的载体，所述载体存在至少一个倾斜角度α为30‑60°的载体平面；(2)将功率芯片固定于所述载体平面上，且所述功率芯片的衬底朝向所述载体平面，得到功率芯片样品；(3)沿水平方向将功率芯片样品进行研磨，得到功率芯片截面；(4)将功率芯片截面进行染色，得到功率芯片待分析样品。采用本发明的方法制备功率芯片待分析样品，可以增大功率芯片截面的染色面积，增强芯片截面的染色效果，有利于功率芯片结构的准确判断。
-
公开(公告)号：CN114694727A
公开(公告)日：2022-07-01
申请号：CN202210177188.1
申请日：2022-02-25
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
摘要： 本申请实施例提供一种非易失性存储单元数据读取方法及存内计算数据读取方法，属于半导体技术领域。方法包括：响应于第一数据读取指令，向非易失性存储器件与位线连接的一端施加第一电压，并向三端开关元件与源线连接的一端施加第二电压，第二电压低于第一电压，且第一电压与第二电压的差值大于三端开关元件的阈值电压；通过非易失性存储器件与位线连接的一端获取非易失性存储器件的存储数据。本申请能有效避免了现有的反向读取过程中需对与非易失性存储器件连接的源线施加高电压，导致开关元件产生衬偏效应，进而导致开关元件阈值电压变化，影响存储单元的读取速度和裕度的问题。
-
公开(公告)号：CN113607511B
公开(公告)日：2023-12-08
申请号：CN202110700211.6
申请日：2021-06-23
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明涉及半导体芯片制造技术领域，公开了制备功率芯片待分析样品的方法和功率芯片待分析样品。该方法包括如下步骤：(1)提供用于承载功率芯片的载体，所述载体存在至少一个倾斜角度α为30‑60°的载体平面；(2)将功率芯片固定于所述载体平面上，且所述功率芯片的衬底朝向所述载体平面，得到功率芯片样品；(3)沿水平方向将功率芯片样品进行研磨，得到功率芯片截面；(4)将功率芯片截面进行染色，得到功率芯片待分析样品。采用本发明的方法制备功率芯片
-
公开(公告)号：CN114420182B
公开(公告)日：2022-06-17
申请号：CN202210318852.X
申请日：2022-03-29
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
IPC分类号： G11C13/00
摘要： 本申请实施例提供一种非易失性存储单元的数据处理方法、装置及存储介质，属于半导体技术领域。方法包括：获取待处理数据；确定待处理数据对应的数据热度类别；向非易失性存储单元施加与待处理数据的数据热度类别对应的编程电压信号，以将待处理数据写入非易失性存储单元。本实施方式在对非易失性存储单元进行数据写操作时，基于考虑数据的数据热度类别，针对待处理数据的不同数据热度类别向非易失性存储单元施加不同大小的编程电压，从而使得不同数据热度类别的数据在非易失性存储单元中具有不同的数据保持时间，进而能够有效降低功耗。
-
公开(公告)号：CN114420182A
公开(公告)日：2022-04-29
申请号：CN202210318852.X
申请日：2022-03-29
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 复旦大学
IPC分类号： G11C13/00
摘要： 本申请实施例提供一种非易失性存储单元的数据处理方法、装置及存储介质，属于半导体技术领域。方法包括：获取待处理数据；确定待处理数据对应的数据热度类别；向非易失性存储单元施加与待处理数据的数据热度类别对应的编程电压信号，以将待处理数据写入非易失性存储单元。本实施方式在对非易失性存储单元进行数据写操作时，基于考虑数据的数据热度类别，针对待处理数据的不同数据热度类别向非易失性存储单元施加不同大小的编程电压，从而使得不同数据热度类别的数据在非易失性存储单元中具有不同的数据保持时间，进而能够有效降低功耗。
-
公开(公告)号：CN114203592A
公开(公告)日：2022-03-18
申请号：CN202111473541.2
申请日：2021-11-29
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本发明实施例提供一种芯片局部涂覆装置，属于芯片分析处理设备技术领域，所述装置包括：机箱、涂覆装置、载物台和显微镜，所述机箱的一侧开设有涂覆作业口，所述涂覆装置包括涂覆探针，所述涂覆装置安装在所述机箱内部，且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部，所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上，且所述载物台位于所述涂覆作业口的下方，所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料，利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜，以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层，使芯片处于同一层次。
-
公开(公告)号：CN114065674A
公开(公告)日：2022-02-18
申请号：CN202210046994.5
申请日：2022-01-17
申请人： 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网信息通信产业集团有限公司 , 国家电网有限公司 , 国网福建省电力有限公司电力科学研究院
IPC分类号： G06F30/33
摘要： 本发明实施例提供一种CMOS器件的EOS失效率的预测方法和装置，属于集成电路技术领域。预测方法包括：确定CMOS器件的基础EOS失效率；确定在CMOS器件的全部工艺环节中影响EOS失效率的影响因子；获取针对每一影响因子进行EOS失效率评价的评价结果，并基于该评价结果确定示出影响因子对EOS失效率的影响程度的权重值，其中权重值越大表示影响因子对EOS失效率的影响程度越大；基于基础EOS失效率和各个影响因子对应的权重值，建立针对EOS失效率的预测模型，以得到CMOS器件的EOS失效率的预测值。本发明从CMOS器件各个工艺环节系统性分析，综合考虑影响其EOS失效率的每个影响因素，所得到的EOS失效率的预测值更为精准，从而能够对EOS可靠性预测提供准确的预测依据。
-
公开(公告)号：CN216902809U
公开(公告)日：2022-07-05
申请号：CN202122967390.8
申请日：2021-11-29
申请人： 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司
摘要： 本实用新型实施例提供一种芯片局部涂覆装置，属于芯片分析处理设备技术领域，所述装置包括：机箱、涂覆装置、载物台和显微镜，所述机箱的一侧开设有涂覆作业口，所述涂覆装置包括涂覆探针，所述涂覆装置安装在所述机箱内部，且所述涂覆探针从所述涂覆作业口伸出至所述机箱外部，所述显微镜和所述载物台固定安装在所述涂覆作业口上下两侧的机箱上，且所述载物台位于所述涂覆作业口的下方，所述显微镜位于所述涂覆作业口的上方。通过涂覆装置在芯片坑洼或层数较少的部位涂覆覆盖材料，利用覆盖材料的遮挡性和粘附性对芯片坑洼或层数较少的部位形成保护膜，以实现在干法刻蚀和湿法刻蚀去层过程中仅将层数多的部位进行去层，使芯片处于同一层次。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.06 秒)
