-
公开(公告)号：CN104867830A
公开(公告)日：2015-08-26
申请号：CN201410058122.6
申请日：2014-02-20
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/28
摘要： 本发明公开了一种制作DMOS器件的方法，涉及半导体技术领域，本发明通过步骤的调整，无需使用SRC光罩，减少了DMOS器件生产工艺中的光罩套数，降低了DMOS器件的生产成本。
-
公开(公告)号：CN104810286A
公开(公告)日：2015-07-29
申请号：CN201410032796.9
申请日：2014-01-23
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/266 , H01L29/78
CPC分类号： H01L29/66477 , H01L21/266 , H01L29/78
摘要： 本发明提供一种MOS管及其制造方法，涉及半导体技术领域。该方法包括下列步骤：在第一导电型的第一区域上形成第二区域；在第二区域表面热氧化生长第一氧化层；剥掉第二区域的第一氧化层；在第一氧化层位置再生长第二氧化层；在第二氧化层上沉淀形成第三区域；在第三区域内光刻、蚀刻出沟槽，剩余的第三区域形成栅极；在沟槽下的第二区域内形成体区；在沟槽内放置光阻，进行光刻，在体区上，沟槽与栅极交界处的底部形成源区；在体区内沟槽底部形成第四区域；在栅极上以及沟槽内沉淀介质层，进行回流；在介质层沉淀第一金属层；在第一区域下沉淀第二金属层形成漏极。本发明的方法，解决了现有的制造工艺制造的MOS管作为开关抗冲击能力低的问题。
-
公开(公告)号：CN106486368A
公开(公告)日：2017-03-08
申请号：CN201510536129.9
申请日：2015-08-27
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L29/06
CPC分类号： H01L29/66477 , H01L29/0684
摘要： 本发明提供一种场效应管的制造方法，先后在外延基片上进行两次多晶硅生长，并将两次生长的多晶硅区用二氧化硅隔离开，其中，第一多晶硅区与栅极和源极对应，第二多晶硅区与齐纳二极管区对应，通过将第一多晶硅区和第二多晶硅区分开制作，并单独调整各自的离子注入参数，将齐纳二极管的多晶硅与栅极多晶硅分开制作，使齐纳二极管的参数可以单独调整，从而可以提高齐纳二极管的性能，和可靠性，使MOSFET的综合性能达到最优。
-
公开(公告)号：CN105576044A
公开(公告)日：2016-05-11
申请号：CN201410549456.3
申请日：2014-10-16
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/872 , H01L21/329
摘要： 本发明实施例公开了一种肖特基二极管及其制作方法。该方法包括：在晶元正面作为P阱注入的阻挡层形成碗状开口；利用所述碗状开口为掩膜窗口，注入用于形成P阱的离子。因作为P阱离子注入的掩膜窗口为碗状开口，通过离子注入工艺即可形成P阱，省略了高温推结工艺。离子注入较之高温推结可控，使形成的P阱最宽处的尺寸更加精准，从而得到更低的VF。另外，省略了高温推结工艺，增加了肖特基二极管的稳定性。进一步的，利用硅化物代替传统的多晶硅制作感应栅极，由于金属与硅接触的势垒非常低，使感应栅极对P阱与N+形成的沟道的电子俘获能力增强，从而使肖特基二极管P阱与N+形成的沟道反型所需的栅极电压降低，进而降低了VF。
-
公开(公告)号：CN106298775B
公开(公告)日：2019-12-24
申请号：CN201510259943.0
申请日：2015-05-20
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L27/082 , H01L29/872 , H01L29/06 , H01L21/329
摘要： 本发明公开了一种混合整流二极管及其制作方法，该二极管的有源区由若干个单胞并联构成，所述单胞包括依次层叠设置的背面金属层、N+衬底区、N‑外延层、位于N‑外延层内的P+有源区结、位于N‑外延层上的正面金属层；其特征在于，所述单胞还包括一绝缘层，所述绝缘层在所述N‑外延层之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结的两侧且至少有一侧与所述P+有源区结不相连接，位于所述绝缘层与所述P+有源区结不相连接处的的所述正面金属层与所述N‑外延层接触形成肖特基势垒，用以实现使反向漏电流减小的作用。
-
公开(公告)号：CN106298530A
公开(公告)日：2017-01-04
申请号：CN201510295736.0
申请日：2015-06-02
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/265 , H01L29/78
摘要： 本发明实施例公开了双扩散金属氧化物半导体DMOS器件有源区的制作方法及DMOS器件。本发明实施例中通过在N型衬底上形成N型外延层、栅氧化层和掺杂的多晶硅层，并形成栅极区域及凹槽；在所述N型外延层内形成P型体区,在所述P型体区内形成N型源区；刻蚀形成肖特基接触区域；淀积金属层，在肖特基接触区域形成肖特基接触区，形成源极和漏极。本发明实施例中使得金属层与N型外延层形成肖特基接触区。当DMOS器件工作在正向导通时，减少了在漂移区的存储电荷，以及反向恢复电荷；当DMOS器件处在反向阻断状态时，降低了肖特基接触的电场，提升了肖特基接触击穿电压和减小了漏电流，使DMOS器件满足应用时的击穿电压和漏电要求。
-
公开(公告)号：CN104867972A
公开(公告)日：2015-08-26
申请号：CN201410058147.6
申请日：2014-02-20
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7803 , H01L29/66712
摘要： 本发明公开了一种集成驱动电阻的DMOS器件及其制作方法，涉及半导体技术领域，所述DMOS器件包括：栅端口、驱动电阻和若干DMOS单元，每个DMOS单元均包括栅极，所述栅端口与所述驱动电阻的一端连接，所述驱动电阻的另一端与每个DMOS单元的栅极分别连接。本发明通过在DMOS器件中设置栅端口的驱动电阻，降低了DMOS单元的开关速度，并抑制了高频振荡。
-
公开(公告)号：CN104835736A
公开(公告)日：2015-08-12
申请号：CN201410044837.6
申请日：2014-02-07
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336
CPC分类号： H01L29/66712 , H01L29/7802
摘要： 本发明提供了一种耗尽型双扩散金属氧化物晶体管制作方法，包括：在N型硅半导体衬底上生成了N型硅半导体外延层之后，采用多晶硅光罩向所述N型硅半导体外延层注入P型掺杂元素，形成P型体区；向所述N型硅半导体外延层注入N型掺杂元素，在所述P型体区的表层形成N型沟道；在形成有所述N型沟道的N型硅半导体外延层上生长栅氧化层以及在所述栅氧化层上生长多晶硅层；对所述多晶硅层进行光刻及刻蚀，形成多晶硅窗口，露出所述N型沟道；通过所述多晶硅窗口向所述N型沟道注入掺杂元素，形成源极区。本发明通过两次使用多晶硅光罩，利用增强型DMOS生产工艺生产耗尽型双扩散金属氧化物晶体管，生产工艺完全兼容现有的DMOS生产流程，流程相对简单。
-
公开(公告)号：CN104810286B
公开(公告)日：2019-04-09
申请号：CN201410032796.9
申请日：2014-01-23
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L21/336 , H01L21/266 , H01L29/78
摘要： 本发明提供一种MOS管及其制造方法，涉及半导体技术领域。该方法包括下列步骤：在第一导电型的第一区域上形成第二区域；在第二区域表面热氧化生长第一氧化层；剥掉第二区域的第一氧化层；在第一氧化层位置再生长第二氧化层；在第二氧化层上沉淀形成第三区域；在第三区域内光刻、蚀刻出沟槽，剩余的第三区域形成栅极；在沟槽下的第二区域内形成体区；在沟槽内放置光阻，进行光刻，在体区上，沟槽与栅极交界处的底部形成源区；在体区内沟槽底部形成第四区域；在栅极上以及沟槽内沉淀介质层，进行回流；在介质层沉淀第一金属层；在第一区域下沉淀第二金属层形成漏极。本发明的方法，解决了现有的制造工艺制造的MOS管作为开关抗冲击能力低的问题。
-
公开(公告)号：CN105576044B
公开(公告)日：2019-03-29
申请号：CN201410549456.3
申请日：2014-10-16
申请人： 北大方正集团有限公司 , 深圳方正微电子有限公司
IPC分类号： H01L29/872 , H01L21/329
摘要： 本发明实施例公开了一种肖特基二极管及其制作方法。该方法包括：在晶元正面作为P阱注入的阻挡层形成碗状开口；利用所述碗状开口为掩膜窗口，注入用于形成P阱的离子。因作为P阱离子注入的掩膜窗口为碗状开口，通过离子注入工艺即可形成P阱，省略了高温推结工艺。离子注入较之高温推结可控，使形成的P阱最宽处的尺寸更加精准，从而得到更低的VF。另外，省略了高温推结工艺，增加了肖特基二极管的稳定性。进一步的，利用硅化物代替传统的多晶硅制作感应栅极，由于金属与硅接触的势垒非常低，使感应栅极对P阱与N+形成的沟道的电子俘获能力增强，从而使肖特基二极管P阱与N+形成的沟道反型所需的栅极电压降低，进而降低了VF。
-
-
-
-
-
-
-
-
-
搜索结果
24 条记录 (耗时 0.044 秒)
