一种用于快中子成像的探测器及其校正方法

    公开(公告)号:CN113189640A

    公开(公告)日:2021-07-30

    申请号:CN202110474710.8

    申请日:2021-04-29

    IPC分类号: G01T7/00 G01T3/06

    摘要: 本发明涉及一种用于快中子成像的探测器及其校正方法,该探测器从上至下依次包括:第一光电转换器件、第一耦合层、有机闪烁体阵列、第二耦合层和第二光电转换器件;所述有机闪烁体阵列为柱体结构;所述第一耦合层和第二耦合层用于将所述第一光电转换器件、有机闪烁体阵列和第二光电转换器件耦合在一起,所述第一光电转换器件、第二光电转换器件和有机闪烁体阵列的横截面积相同。本发明提供的探测器对快中子具有深度识别能力,解决了快中子探测中轴向位置定位不准确的问题,从而在伴随粒子成像系统中,提高系统的时间分辨率。

    一种降低金锡焊料烧结元器件空洞率的烧结工艺

    公开(公告)号:CN117766409A

    公开(公告)日:2024-03-26

    申请号:CN202311603272.6

    申请日:2023-11-28

    IPC分类号: H01L21/48 C23C26/02

    摘要: 本发明涉及半导体器件封装技术领域,公开了一种降低金锡焊料烧结元器件空洞率的烧结工艺,步骤包括:取器件管壳、金锡焊料片和待用芯片,制备烧结结构;将烧结结构置于真空回流炉的腔体内,腔体内温度由室温升到T0,升温过程中并抽真空;腔体内温度达到T0后,保持TO不变,进行腔体清洗,过程中间断充入保护性气体;将腔体内温度由T0升至T1,进行腔体预热;保持腔体内温度在T1,并抽真空;将腔体内温度从T1升到T2,并抽真空;保持腔体内温度在T2,并抽真空四,金锡焊料片充分融化,并于待用芯片的背面金属、器件管壳的导电区表面金属完成共晶反应。本发明不但能降低使用金锡焊料烧结元器件时的空洞率,还能提高产品质量和可靠性。

    一种双列直插型金属陶瓷小规模集成电路器件封装工艺

    公开(公告)号:CN117747439A

    公开(公告)日:2024-03-22

    申请号:CN202311603344.7

    申请日:2023-11-28

    IPC分类号: H01L21/48 H01L23/495

    摘要: 本发明涉及集成电路封装技术领域,公开了一种双列直插型金属陶瓷小规模集成电路器件封装工艺,原材料包括器件管壳、带金锡焊料环的盖板、合金焊料片、芯片和键合丝,器件管壳为金属陶瓷材料,器件管壳的芯腔及两侧均设置有导电区,器件管壳的两侧设置有引出端,合金焊料片为金锡或铅锡银焊料片,芯片的背面为金或银;封装工艺包括以下步骤:采用深腔合金焊料片回流焊接工艺将芯片焊接至器件管壳的芯腔处的导电区;采用深腔键合工艺将键合丝的两端键合至芯片和器件管壳两端的导电区;采用金锡熔封工艺将盖板与器件管壳密封,完成器件封装。本发明使封装的金属陶瓷小规模集成电路器件焊接空洞率低、热阻低、气密性好、可靠性高。

    一种抗辐射VDMOS器件及其制备方法

    公开(公告)号:CN111863941B

    公开(公告)日:2024-11-01

    申请号:CN202010735219.1

    申请日:2020-07-28

    摘要: 本发明提供了一种抗辐射VDMOS器件及其制备方法。所述抗辐射VDMOS器件的制备方法包括:在完成VDMOS器件的源极接触孔刻蚀后,向肼区内多次注入或扩散重金属离子,在所述肼区内形成重金属离子注入或扩散区,且所述重金属离子注入或扩散区的掺杂浓度自远离衬底一侧向靠近所述衬底一侧递减。本发明通过对外延层进行多次重金属离子注入或扩散,增加外延层辐射诱导电子空穴对的复合率,减少在高电场下电荷的收集效率,提升功率器件的抗单粒子烧毁能力,同时还能够保证VDMOS器件本身的高性能指标。另外,本发明与常规的功率VDMOS器件的制备方法工艺上兼容,步骤简单,易于操作。

    一种重离子辐照影响β-Ga2O3 MOSFET器件电学性能的模拟方法

    公开(公告)号:CN115128423B

    公开(公告)日:2024-08-20

    申请号:CN202210762660.8

    申请日:2022-06-30

    IPC分类号: G01R31/26 G06T11/20

    摘要: 本发明提供一种重离子辐照影响β‑Ga2O3MOSFET器件电化学性能的方法,包括:将外延层中掺杂施主Si元素的β‑Ga2O3在室温条件下进行不同注量的重离子辐照;检测重离子辐照前后β‑Ga2O3外延晶片的单斜结构、弯曲振动、拉伸模式光学性质和化学结合状态;对步骤S2中得到的实验数据进行总结,得出重离子辐照β‑Ga2O3外延晶片后产生的点缺陷;将步骤S3中产生的点缺陷引入β‑Ga2O3MOSFET模型中,输出模拟电学性能曲线。本发明通过将β‑Ga2O3外延晶片的辐照研究与β‑Ga2O3MOSFET器件的模拟研究进行结合,对β‑Ga2O3MOSFET器件抗辐射机理研究产生了显著的效果。

    一种基于杂化密度泛函的SiC单晶缺陷性质的计算方法

    公开(公告)号:CN115064229B

    公开(公告)日:2024-08-20

    申请号:CN202210762584.0

    申请日:2022-06-30

    IPC分类号: G16C60/00 G16C20/90

    摘要: 本发明提供了一种基于杂化密度泛函的SiC单晶缺陷性质的计算方法,涉及计算机模拟材料计算相关技术领域,包括如下步骤:步骤S1:将SiC原胞的晶格常数调整为实验值后,利用vasp软件对SiC原胞进行结构优化和弛豫,得到稳定态的SiC原胞;步骤S2:选取K点进行能带计算,基于杂化密度泛函测试不同混合参数下SiC原胞的禁带宽度,选择禁带宽度与实验值相匹配的混合参数;杂化密度泛函包括HSE泛函和PBE泛函;步骤S3:将SiC原胞扩大成超胞,在超胞中构建缺陷模型,对缺陷模型进行结构优化后,利用混合参数对优化后的缺陷模型进行自洽计算;步骤S4:获取计算数据,建立SiC缺陷性质数据库。本发明实现了对碳化硅单晶缺陷性质的精确计算。