-
公开(公告)号：CN117677197A
公开(公告)日：2024-03-08
申请号：CN202311361891.9
申请日：2023-10-20
申请人： 华虹半导体(无锡)有限公司 , 上海华虹宏力半导体制造有限公司
摘要： 本申请涉及半导体集成电路制造技术领域，具体涉及分离栅闪存器件的制造方法。包括：提供半导体器件，半导体器件包括基底层，基底层中形成源掺杂区，源掺杂区上形成源线多晶硅结构，源线多晶硅结构的两侧分别形成分离栅初始结构，源线多晶硅结构与分离栅初始结构通过介质层隔离；通过热氧化工艺，使得源线多晶硅结构的上表面形成保护氧化层；刻蚀去除分离栅初始结构的边缘形成分离栅结构，分离栅结构包括浮栅结构和位于浮栅结构上的擦除栅结构；在分离栅结构的边缘侧壁上形成字线侧墙结构；在外露的基底层上表面形成字线氧化层并沉积字线多晶硅层；刻蚀字线多晶硅层，保留覆盖在字线侧墙结构外的字线多晶硅层以形成字线结构。
-
公开(公告)号：CN115547816A
公开(公告)日：2022-12-30
申请号：CN202211165437.1
申请日：2022-09-23
申请人： 华虹半导体(无锡)有限公司
IPC分类号： H01L21/033 , H01L21/306 , H01L21/3065
摘要： 本发明提供一种降低外延层高度的方法，提供衬底，在衬底上形成硬掩膜层，通过光刻、刻蚀形成贯通硬掩膜层及其下方部分衬底的凹槽，在衬底上形成填充凹槽的外延层；研磨外延层至硬掩膜层裸露；刻蚀外延层至所需高度；刻蚀去除硬掩膜层。本发明的方法使得外延层表面与硬掩膜层底部齐平，降低了悬梁高度，保证帽层外延层正常生长。
-
公开(公告)号：CN116864388A
公开(公告)日：2023-10-10
申请号：CN202310277330.4
申请日：2023-03-21
申请人： 华虹半导体(无锡)有限公司
IPC分类号： H01L21/306 , H10B41/40 , H10B41/30
摘要： 本申请公开了一种浮栅CMP后外围区域改进方法，属于半导体器件及制造领域。该方法中，在对浮栅多晶硅的cell区和外围区域进行CMP处理时，控制CMP处理时间，相较于常规工艺过程来说CMP时间减少，从而减少cell区与外围区域的浮栅多晶硅高度差，然后再增加一步刻蚀，去除外围区域一定量的浮栅多晶硅厚度即残留的多晶硅，同时消除了浅沟槽隔离上的多晶硅过磨问题，提高了外围区域域的浮栅多晶硅高度。
-
公开(公告)号：CN117153681A
公开(公告)日：2023-12-01
申请号：CN202311277654.4
申请日：2023-09-28
申请人： 华虹半导体(无锡)有限公司
IPC分类号： H01L21/331 , H01L21/306 , H01L21/3065 , H01L21/311
摘要： 公开了一种侧墙的形成方法，包括：提供一衬底，衬底上形成有栅介电层，栅介电层上形成有多晶硅栅，栅介电层之间的衬底上形成有基区，多晶硅栅上形成有第一氧化物层，第一氧化物层的顶部和多晶硅栅的周侧形成有氮化物层；形成第二氧化物层，第二氧化物层覆盖氮化物层和基区暴露的表面；形成多晶硅层，多晶硅层覆盖第二氧化物层；进行刻蚀，去除氮化物层上方的第二氧化物层和多晶硅层，以及基区上方预定区域的多晶硅层，剩余的多晶硅层位于第二氧化物层的周侧且其截面为D型。本申请通过在HBT器件的制作过程中，在多晶硅栅的周侧形成D型的多晶硅侧墙，解决了相关技术中在多晶硅栅的周侧形成L型的氮化物侧墙容易形成空洞的缺陷。
-
-
-
搜索结果
4 条记录 (耗时 0.048 秒)
