-
公开(公告)号：CN116029351A
公开(公告)日：2023-04-28
申请号：CN202310328911.6
申请日：2023-03-30
Applicant: 南京大学
Abstract: 本发明公开了一种基于光电存算单元的模拟域累加读出电路，属于集成电路领域。本发明电路包括由多个光电存算单元构成的晶体管阵列、驱动模块和读出模块，其中驱动模块包括字线驱动模块、源线驱动模块，读出模块包括电流拷贝模块、权重电流镜运算模块、电流‑电压转换模块、权重电容运算模块、模数转换模块；同行的所有光电存算单元栅极相连构成字线，与字线驱动模块相连；同列的所有光电存算单元源极相连构成源线，与源线驱动模块相连；同列的所有光电存算单元漏极相连并与读出模块相连。本发明中的模拟域累加读出电路，具有高精度、小面积以及低功耗的优势，满足了基于光电存算单元的高能效比、小面积的神经网络加速需求。
-
公开(公告)号：CN113946541A
公开(公告)日：2022-01-18
申请号：CN202111201529.6
申请日：2021-10-15
Applicant: 南京大学
IPC: G06F15/78 , G06F30/392 , G06F30/394
Abstract: 本发明提供了一种具有轮询仲裁和地址编码更新简化功能的异步路由器。该异步路由器包括LW E模块，用于接收东、西和本地方向的输入数据；WESN模块，用于接收LWE模块的传输数据，以及接收南北两个方向的输入数据，并判断数据包在东西两个方向上跳数是否为0；NSL模块，用于接收WESN模块的传输数据，并判断数据包南北两个方向的跳数是否为0。本发明提供的异步路由器，可以用于构成任意尺寸的使用X‑Y路由算法的2D‑mesh片上网络，具有一定的通用性。同时本发明数据包采用地址编码更新简化功能格式，在更新数据包地址信息时，只需交换导线顺序，无需添加任何数字逻辑门，可以减小异步路由器的面积开销和传输延迟。
-
公开(公告)号：CN118627566B
公开(公告)日：2024-11-12
申请号：CN202411104910.4
申请日：2024-08-13
Applicant: 南京大学
IPC: G06N3/067 , G06N3/065 , G06N3/045 , G06F18/25 , G06F18/2415 , G06F18/2431
Abstract: 本发明公开了一种加速ViT神经网络的异构存算装置及方法，属于硬件加速神经网络的领域。所述方法针对加速ViT神经网络的计算，利用光电存算一体器件阵列实现ViT神经网络中的固定数值的存储与运算，利用DRAM存算一体器件实现ViT神经网络中的不断变化的权重值的存储与运算，结合二者执行密集型矩阵向量乘运算的优势，减小器件面积的同时，还大幅缩减了运算单元反复访问片外存储导致的时间及功耗开销，从而加速了ViT神经网络的推理过程。
-
公开(公告)号：CN113641605B
公开(公告)日：2024-10-01
申请号：CN202110804144.2
申请日：2021-07-16
Applicant: 南京大学
IPC: G06F13/362
Abstract: 本发明公开了一种适用于异步电路的轮询仲裁器及其方法。该轮询仲裁器包括仲裁部分、互斥锁部分和多路选择部分；其中，仲裁部分由多级仲裁单元级联而成，仲裁部分的输入为请求信号以及各请求的权值信息，仲裁部分的输出为反应仲裁结果的响应信号；互斥锁部分由多级互斥单元级联而成，互斥锁部分的输入为从仲裁部分输出的响应信号以及从后级流水线结构输出的握手信号，互斥锁部分的输出为选通信号以及向前级流水线结构传递的握手信号；多路选择部分的输入为互斥锁部分输出的选通信号以及输入数据，多路选择部分的输出为仲裁优先级最高的有效数据。本发明的轮询仲裁器适用于异步电路，取消对于全局时钟的依赖。
-
公开(公告)号：CN116189732A
公开(公告)日：2023-05-30
申请号：CN202310433555.4
申请日：2023-04-21
Applicant: 南京大学
IPC: G11C7/10
Abstract: 本发明公开了读出电路优化的存算一体芯片及方法，属于超大规模集成电路领域、存算一体领域。本发明的读出电路优化的存算一体芯片，通过校准计算分离法，将存算一体芯片读出电路分为计算读出电路与校准读出电路；独立的校准读出电路，可以提高存算一体芯片权重部署精度，提高芯片计算精度；独立的计算读出电路，由于功能要求减少，可以进一步优化面积、功耗、速度。进一步地，计算读出电路通过分段数模混合累加法，将存算一体电路实现的矩阵向量乘分两阶段实现，第一阶段采用模拟运算，第二阶段采用数字运算，降低读出电路功能、性能要求，优化存算一体芯片读出电路的面积、功耗、速度、动态范围，提高存算一体读出电路的通用性。
-
Patent Agency Ranking
公开(公告)号：CN113946541B
公开(公告)日：2023-09-08
申请号：CN202111201529.6
申请日：2021-10-15
Applicant: 南京大学
IPC: G06F15/78 , G06F30/392 , G06F30/394
Abstract: 本发明提供了一种具有轮询仲裁和地址编码更新简化功能的异步路由器。该异步路由器包括LW E模块，用于接收东、西和本地方向的输入数据；WESN模块，用于接收LWE模块的传输数据，以及接收南北两个方向的输入数据，并判断数据包在东西两个方向上跳数是否为0；NSL模块，用于接收WESN模块的传输数据，并判断数据包南北两个方向的跳数是否为0。本发明提供的异步路由器，可以用于构成任意尺寸的使用X‑Y路由算法的2D‑mesh片上网络，具有一定的通用性。同时本发明数据包采用地址编码更新简化功能格式，在更新数据包地址信息时，只需交换导线顺序，无需添加任何数字逻辑门，可以减小异步路由器的面积开销和传输延迟。
-
公开(公告)号：CN116029351B
公开(公告)日：2023-06-13
申请号：CN202310328911.6
申请日：2023-03-30
Applicant: 南京大学
Abstract: 本发明公开了一种基于光电存算单元的模拟域累加读出电路，属于集成电路领域。本发明电路包括由多个光电存算单元构成的晶体管阵列、驱动模块和读出模块，其中驱动模块包括字线驱动模块、源线驱动模块，读出模块包括电流拷贝模块、权重电流镜运算模块、电流‑电压转换模块、权重电容运算模块、模数转换模块；同行的所有光电存算单元栅极相连构成字线，与字线驱动模块相连；同列的所有光电存算单元源极相连构成源线，与源线驱动模块相连；同列的所有光电存算单元漏极相连并与读出模块相连。本发明中的模拟域累加读出电路，具有高精度、小面积以及低功耗的优势，满足了基于光电存算单元的高能效比、小面积的神经网络加速需求。
-
公开(公告)号：CN115995249A
公开(公告)日：2023-04-21
申请号：CN202310297958.0
申请日：2023-03-24
Applicant: 南京大学
IPC: G11C11/408 , G11C11/409 , H03M1/00 , G06F17/16
Abstract: 本发明公开了一种基于DRAM的矩阵转置运算装置，属于超大规模集成电路以及DRAM领域。本发明的装置，包括DAC阵列、DRAM阵列、输入地址译码单元、输出地址译码单元、ADC阵列。DAC阵列将所需转置的矩阵的列向量的数字信号转化成模拟信号，DAC配合输入地址译码器，将所需转置的矩阵的列向量依次写入DRAM阵列的列方向，当完整的矩阵写入DRAM阵列后，ADC阵列将DRAM阵列中存储的所需转置的矩阵的行向量模拟信号转化成数字信号，ADC阵列配合输出地址译码器，从DRAM阵列行方向将矩阵的行向量依次读出，从而实现了矩阵的转置。本发明装置可以显著降低硬件架构的面积、功耗以及计算延时开销。
-
公开(公告)号：CN113641605A
公开(公告)日：2021-11-12
申请号：CN202110804144.2
申请日：2021-07-16
Applicant: 南京大学
IPC: G06F13/362
Abstract: 本发明公开了一种适用于异步电路的轮询仲裁器及其方法。该轮询仲裁器包括仲裁部分、互斥锁部分和多路选择部分；其中，仲裁部分由多级仲裁单元级联而成，仲裁部分的输入为请求信号以及各请求的权值信息，仲裁部分的输出为反应仲裁结果的响应信号；互斥锁部分由多级互斥单元级联而成，互斥锁部分的输入为从仲裁部分输出的响应信号以及从后级流水线结构输出的握手信号，互斥锁部分的输出为选通信号以及向前级流水线结构传递的握手信号；多路选择部分的输入为互斥锁部分输出的选通信号以及输入数据，多路选择部分的输出为仲裁优先级最高的有效数据。本发明的轮询仲裁器适用于异步电路，取消对于全局时钟的依赖。
-
公开(公告)号：CN117236394A
公开(公告)日：2023-12-15
申请号：CN202310808927.7
申请日：2023-07-03
Applicant: 南京大学
Abstract: 本发明公开了一种可部署大规模神经网络的存算一体装置及方法。该装置包括预处理模块、输入驱动电路模块、存算一体模块(包括SRAM阵列和Flash阵列)、读出电路模块、ADC模块和SIMD模块。预处理模块负责输入数据的预处理，经过预处理的数据输入到输入驱动电路中，再选择输入到SRAM阵列或Flash阵列中进行存储与计算，经过阵列计算输出的电流信号输入到读出电路中转换为电压信号，再输入到ADC模块中转换成数字信号，最后输入到SIMD模块进行数据处理后输出数字信号。本发明的装置结合Flash与SRAM的优点，兼具大容量与灵活性。本发明在存算一体装置上采用迁移学习的方法部署大规模神经网络，能够实现不同任务的部署。
-
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.035 seconds)
